Questions tagged «saturation»

我了解到，在“饱和模式”下，BJT充当简单的开关。我在驱动LED之前就已经使用了此功能，但是我不确定我是否清楚地了解如何使晶体管进入该状态。 通过将Vbe升高到某个阈值以上，BJT是否会饱和？我对此表示怀疑，因为据我所知，BJT是电流控制的，而不是电压控制的。 通过允许Ib超过某个阈值，BJT是否会饱和？如果是这样，此阈值是否取决于连接到收集器的“负载”？是否仅仅因为Ib足够高而使晶体管的beta不再是Ic的限制因素而使晶体管饱和？

45 transistors  bjt  saturation 

我经常听到“内核不够大，无法处理电流，并且将达到饱和”。什么是饱和度？为什么达到饱和度是一件坏事？

31 inductor  inductance  saturation 

这是我对NPN BJT（双极结型晶体管）的了解： 基极-发射极电流在集电极-发射极处被放大了HFE倍，因此 Ice = Ibe * HFE Vbe是基极-发射极之间的电压，并且与任何二极管一样，通常约为0.65V。不过，我不记得了Vec。 如果Vbe低于最小阈值，则晶体管断开，并且没有电流通过其任何触点。（好的，也许有几微安的泄漏电流，但这无关紧要） 但是我仍然有一些问题： 晶体管饱和时如何工作？ 除了Vbe低于阈值以外，是否可以在某些条件下使晶体管处于打开状态？ 此外，请随时指出（在答案中）我在这个问题上犯的任何错误。 相关问题： 我不在乎晶体管如何工作，如何使它工作？

14 transistors  bjt  physics  saturation  camera  detection  arduino  power  electromagnetism  inductive  design  digital-logic  vhdl  led  spectrum-analyzer  soldering  dc-motor  glue  voltage  diodes  high-voltage  rectifier  dsp  arduino  microcontroller  digital-logic  mbed  fpga  xilinx  vhdl  spartan  pcb-design  esd  integrated-circuit  function-generator  stepper-motor  ratings  capacitor  resistors  surface-mount  dsp  power-supply  resistance  inductive  arm  compiler  keil  linux  simulation  communication  filter  digital-logic  signal  rectifier  transformer  frequency  generator  counter  verilog  fpga  arduino  serial  computers  audio  fpga  verilog  spartan  legal 

如何计算带芯的环形电感的饱和电流？ 超过饱和电流后，电流对电感有什么影响？

13 inductor  saturation 

我正在使用BJT构建高速的（在BC847级晶体管上为10-20ns）数字“缓冲” /“反相器”。方案附后。 虽然我可以通过添加肖特基二极管来防止低端BJT饱和，但它不适用于高端。除了降低基极电阻的电阻，还有其他提示吗？

12 bjt  saturation 

在某些情况下，与变压器磁芯不同，电感器的磁芯必须有一定的间隙。我了解变压器芯的原因；无需担心磁芯饱和，我们希望保持绕组电感尽可能高。 电感的公式为： L=N2AL=N21R=N2ℓcμcAc+ℓμ0Ac=N2Acℓcμc+ℓμ0L=N2AL=N21R=N2ℓcμcAc+ℓμ0Ac=N2Acℓcμc+ℓμ0 L = N^2A_L = N^2\dfrac{1}{R} = \dfrac{N^2}{\dfrac{\ell_c}{\mu_cA_c} + \dfrac{\ell}{\mu_0A_c}} = \dfrac{N^2A_c}{\dfrac{\ell_c}{\mu_c} + \dfrac{\ell}{\mu_0}} 并且，磁通密度的公式为： B=μNIℓ=NIℓμ=NIℓcμc+ℓgμ0B=μNIℓ=NIℓμ=NIℓcμc+ℓgμ0 B = \dfrac{\mu N I}{\ell} = \dfrac{N I}{\dfrac{\ell}{\mu}} = \dfrac{N I}{\dfrac{\ell_c}{\mu_c} + \dfrac{\ell_g}{\mu_0}} 哪里， NNN：匝数：总磁芯磁阻：因子：通过电线的电流：磁芯的磁导率：磁芯的平均磁路：间隙的长度：横截面积芯数：电感：磁通密度 RRR ALALA_LALALA_L III μcμc\mu_c ℓcℓc\ell_c ℓgℓg\ell_g AcAcA_c LLL BBB 从这两个公式中我了解到，间隙的长度以相同的比例影响磁通密度和电感。在设计电感器时，我们希望保持较低的磁通密度，以使磁芯不会饱和并且磁芯损耗保持较低。人们说，它们留出间隙是为了保持较高的磁阻，从而使磁芯中的通量减少，而磁芯则远离饱和区。但是，这样做也会降低电感。通过留出间隙，我们以相同的系数减小了磁通密度和电感。然后，除了留出间隙，我们还可以减少绕组的匝数。 留下有意义的间隙的唯一原因是增加设计参数的数量，以便最终获得更接近的最终电感值。我找不到其他原因可以留下空白。 是什么使得在设计电感器时不可避免地要留出空隙？

11 inductor  design  saturation 

如果反馈断断续续，如何防止运算放大器进入饱和状态？ 例如，在该电路中（现实生活中问题的简化情况），运算放大器充当负载的电流源，但有时负载可能会断开。 断开负载后，运算放大器输出将进入正轨，并且运算放大器将进入饱和状态。重新连接负载后，运算放大器将花费额外的时间来开始调节电流，然后转换到预期的电流设定点。根据运算放大器的不同，从饱和状态恢复的时间可能会很长。流经负载的电流是该时间段内的最大电流（哎呀）。 在这种情况下如何避免饱和？反馈网络是否还有其他组件可以做到这一点？也许某种输入或输出限幅电路？是否有运放会使用内置电路从本质上限制其输出（或输入）电压，使其远离电源轨？

8 operational-amplifier  saturation  voltage-clipping