旁路电容器的特性

我正在阅读一些文章，包括去耦电容以及此应用笔记Xilinx配电网络。

我对配电系统中的电容器值有疑问。不幸的是，我认为我必须提出一些背景知识才能提出这个问题。

正如论坛帖子和应用笔记中所述，电容器的物理几何形状决定了自感。在去耦的情况下，可以将电容器建模为具有内部电阻，电感和电容的小型电源。在频域中，电容器的内部阻抗为“低谷”，其中低谷的起点（零点）由电容值决定，而终点（极点）则由寄生电感决定。槽的最低点由寄生电阻或电容器/寄生电感值（以较高的阻抗为准）的LC组合的LC谐振频率的最低值设置。

下图是说明电容器特性的图

这是共振频率的方程式。 感谢您赶上奥林

$$\frac{1}{2\pi \sqrt{L \times C}}$$

通过这种推理，可以在给定的封装尺寸中选择最大尺寸的电容器，例如0402，并且极点的特性不会改变，只有零会移动到较低的频率（在图中，向下的斜率将是移至左侧以获取较大的电容值），从而可以绕过更宽的频率带宽。定义电容器上部的谐振极应该包含相同封装尺寸的任何更高价值的电容器。

稍后在应用笔记中，有一个称为“电容器放置”的部分，如Olin的回应所述，电容器的效率不仅与电容器的电感有关，还与电容器的放置有关。用通俗的术语来说，问题是这样的：随着IC开始消耗更多的功率，电压开始下降，去耦电容器看到该下降所需的时间取决于信号（电压）的材料传播速度。下降）必须旅行，基本上越近越好。在应用说明中完成了一个示例，如下所示

0.001uF X7R陶瓷片状电容器，0402封装的Lis = 1.6 nH（寄生自感和板电感的理论电感）

$$Fris = \frac{1}{2\pi \sqrt{L \times C}}$$ $$Fris = \frac{1}{2\pi \sqrt{1.6\times10^-9 \times 0.001\times10^-6}} = 125.8MHz$$

此频率的周期为Tris

$$Tris = \frac{1}{Fris}$$ $$Tris = \frac{1}{125.8\times10^6} = 7.95ns$$

为了使电容器有效，它需要能够比电压在引脚上骤降的响应速度更快。如果电压骤降的发生速度快于7.95ns，那么在引脚上的电压下降与电容器对电压下降所反映的电压下降做出反应的能力之间可能会有一段时间，这可能会使电压下降到掉电点，或重置。为了使电容器保持有效，电压变化必须以比谐振周期的一部分（Tris）低的速率发生。为了量化该陈述，可以接受的电容器有效响应时间是谐振频率的1/40，因此该电容器的有效频率实际上是

$$Effective Fris = \frac{125.8\times10^6}{40} = 3.145MHz$$

否则电容器将能够覆盖在.318uS周期内发生的跌落。

$$Effective Tris = \frac{1}{3.145\times10^6} = .318us$$

不幸的是，通常不能在引脚的顶部放置电容器，因此PCB构成的材料会引起另一个延迟。可以将该延迟建模为材料的传播速度。在应用笔记中，标准FR4电介质的传播速度为166ps /英寸。

使用上面的有效谐振周期（Tris）和材料的传播速度，我们可以找到电容器在有效Fris处保持有效的距离。

$$Distance(x) = \frac{time(t)}{speed(\frac{t}{x})}$$ $$Distance(x) = \frac{.318\times10^-6}{1.66\times10^-12} = 1.20in$$

最后我可以问我的问题！

由于封装尺寸是帽盖的一部分，可以减轻建模电源的极点或阻抗的上限，所以我使用0.001uF的帽盖0402封装还是0.47uF的电容都没关系0402包装。确定电容盖的Fris的更好方法是找到内部电阻或有效电容与极点相交的频率（以较高者为准）。它是否正确？还是我没有考虑其他因素？

我最喜欢的电子书是《高速数字设计：黑魔法手册》。我强烈推荐这本书。看起来很贵，但是完全值得。这本书有12页有关选择旁路盖的信息！作者霍华德·约翰逊（Howard Johnson）还讲授了一些以解耦上限为主题的课程。

我多年来学到的并得到本书支持的一些重要事情是，带有去耦上限的“标准做法”几乎总是错误的，在选择和布线它们时，艺术比科学还多。

关于去耦电容，您可以进行很多计算，但是由于许多原因，其中许多不准确。电容帽本身差异很大（尤其是X7R等较高介电强度的电容帽）。PCB布局会极大地改变事物（为此您需要考虑3D）。温度和电压会改变电容的性能。一个电容将同时充当“电源平滑电容”和“交流信号返回旁路电容”。等等。

约翰逊所做的是，经过大量的实验，发现电感是最重要的因素，几乎淹没了其他所有考虑因素。因此，选择和放置去耦电容的目的是使用许多物理上小的，具有最高实用价值的电容，并进行布线，以使总电感尽可能低。

理想的做法是在0402封装中使用大量0.1 uF的电容。将它们放置在PCB背面的芯片下方。盖子如下图所示进行布线。通孔直接进入电源/接地层（而不是芯片的电源引脚，因为通常会增加电感）。如果将盖子放在芯片下，则有时可以共享相同的通孔而没有任何问题。

选择0.1 uF电容的原因是因为它是0402封装中实用性最高的。选择0402的原因是因为它是最小的实用尺寸，并且您想使用很多它们来降低有效的ESL / ESR。当然，如果您使用的是没有电源和接地层的2层PCB，那么所有选择都是不可行的。

我不想贬低数学的用法，这一点很重要，但是电源去耦和交流回路的复杂性常常使数学在现实世界中不那么实用。在现实世界中，“经验法则”确实很有帮助。在此主题的许多经验法则中，只有霍华德·约翰逊（Howard Johnson）证明其他规则无效，并提供了更好的规则。我的实验和经验表明这是正确的。