为什么将电阻器和电容器彼此叠放？

我继承了前任的电荷放大器/整形电路。当他想制造一个具有电流到电压转换的低通滤波器时，他有一个标准电路，例如：

^{模拟此电路 –使用CircuitLab创建的原理图}

他将为R9和C11制作一个脚印，并像这样将它们彼此焊接在一起：

他以这种方式设计电路有什么原因？我在其他任何地方都没有看到这种特殊技术。在我看来，从组装角度以及最小化电容器的反馈路径来看，这都是有问题的。就其价值而言，该电路旨在处理极短的（〜4ns）脉冲。

编辑：感谢您的深刻见解！实际上，在这种情况下，该电路的思想是加宽由PIN二极管产生的脉冲。电容器的COG为+/- 10％。

为了扩大我对此电路的困惑，我同意通过堆叠来改变寄生效应。但我应该提到，电容器和电阻器均为0603（如果从图中看不出来）。我曾想过，如果设计师担心寄生虫，那么他的第一步将是减小组件尺寸。

我正在纠正董事会的其他一些问题，并希望确保在此堆叠业务中我不会错过任何重要的事项。再次感谢您提供有用的见解。

忘了40kHz-这种电路真的很喜欢在很高的频率下振荡-与几pF相比，反馈电阻在高频下几乎是开路（1M），放大器的增益带宽积为1.75GHz。在这方面，它类似于光电二极管跨阻放大器。更重要的是，您正在测量具有很高频率成分的输入。

在我看来，他想要最小化并控制反相输入和4pF电容上的杂散电容值。在高频下（如4ns脉冲和放大器滚降所暗示），这基本上是一个电容性电路-输出电压是随时间积分的输入电流除以〜4pF。4pF反馈（集成）电容器（和放大器输入电容）不会比走线和焊盘的杂散电容大很多。甚至电阻器本身也可能使电容增加1％（假设0603）。

当然，这种情况有时会以“场增强”的形式出现（例如，放大器振荡，因此在反馈电阻器的顶部贴有一个电容），但是在这种情况下，这显然是故意的。

正如@ IgnacioVazquez-Abrams所说，这是减少杂散电感的常见方法，杂散电感可能导致不必要的振荡。我实际上已经看到这种方法经常使用，尤其是在对过大电感和振荡更敏感的电路中。简而言之，它提高了滤波器的性能。

在杂散电感可能不是问题的较慢电路中，该方法仍可用于节省高密度设计中PCB上的空间。

对于生产而言，这当然不是理想的选择，因为我怀疑拾取和放置机器是否确实设计成可以做到这一点。我想这将必须手动完成，这会增加时间要求和成本。

尽管在您的特定示例中不是这种情况，但是该方法也可以用于微调电阻/电容值。如果电阻过高，可以在其顶部放置另一个电阻以减小等效电阻。同样，在另一个电容器上放置一个电容器会增加电容。