以太网：PHY与磁性器件之间的距离

我对以太网PHY和磁性设备的首选位置感到困惑。我认为总体上来说，越近越好。但是随后SMSC / Microchip应用笔记（http://ww1.microchip.com/downloads/en/AppNotes/en562744.pdf）表示：

SMSC建议在LAN950x与磁性部件之间的距离最小为1.0英寸，最大为3.0英寸。

令人困惑的是，在同一段落的前面，可以看到：

理想情况下，然后应将LAN设备放置在尽可能靠近磁性的地方。

我使用了Microchip的出色LANcheck服务，并且专家对我的设计进行了审查，并建议在芯片和磁性器件之间至少留出1英寸的间隔，以最大程度地降低EMI。

我不明白为什么增加信号传播的距离会最大程度地降低 EMI？

另外，这是一个相关的问题-我不明白以下原因：

为了最大限度地提高ESD性能，设计人员应考虑选择分立变压器，而不是集成的磁性/ RJ45模块。这可以简化路由，并允许在以太网前端进行更大的分离，以增强ESD /敏感性。

从直觉上讲，与带走线的分立元件相比，嵌入到屏蔽RJ45模块内部的磁路应该是更好的解决方案？

因此，总结一下：

• 我应该尝试在PHY和磁性元件之间保持最小距离还是应该将它们放置得尽可能近？
• 最好使用“ magjack”或单独的磁性和RJ45插孔？

• 在PHY上进行磁处理的首要目的是创建BALUN（或与不平衡IC的BALanced线接口，反之亦然），这可在整个信号带宽上显着提高共模抑制比CMRR。

• 次要要求是阻抗匹配。

• 第三个要求是通过改善CMRR来降低辐射CM噪声。

• 第四是对预期的电磁场，ESD等具有抵抗力。

  1. 当杂散共模磁场耦合到附近的不平衡线时，将无法达到目的。由于平方反比的原因，经过大约两倍于磁芯尺寸的耦合可能足以实现足够的CMRR，但是由于信号和接地阻抗不平衡，因此该路径长的时间会暴露于其他噪声源，而不是从CM转换为差模。由于不同阻抗耦合的差异。

  2. 与更绝缘的LF高铁氧体磁芯相反，在100MHz范围及更高频率范围内的磁芯往往是导电陶瓷混合物，并且也容易受到ESD的导电耦合的影响。