NAND逻辑门是否完全对称？

换句话说：如果我们交换A和B，Q在直流和瞬态分析中的表现会完全一样吗？

由于电路在切换期间吸收电流时，N堆栈中的VGS有所不同，因此该电路会有很小的差异。在某些情况下，M1将比M2稍慢。

但是，可能还有其他因素，例如在电路布局方面，会产生同样大的影响。

定义完美。我们在EE中所做的大部分工作都是关于建模。该模型从来都不是完美的，并且在大多数抽象级别上，该电路的行为将被认为是对称的。如果我们让通常包含数十个这些门的电路中的微小差异产生影响，我们将一事无成。

取决于环境。
也许在上面的电路中和在FPGA中它们是相同的，但是在ASIC库中，您发现各种输入之间存在差异。

由于M1和M2设备是在不同的配置中，存在将是A和B输入之间的差。

但是，您可能必须非常努力地仔细观察才能看到这种差异的时间或阈值影响。

当您将逻辑门设计到系统中时，需要遵循最大规格，但希望它的性能更接近于典型值。最高规格和典型规格之间通常存在2：1甚至3：1的差异。A和B输入之间的性能差异可能会比最大时序和典型时序之间的差异小得多。

如果您关心精确的脉冲处理，例如在构建低抖动PFD，相位频率检测器的触发器时，您应该了解电荷会在电路内部进行争夺并保持滞留以扰乱下一个脉冲的所有各种方式，从而引起脉冲间延迟变化，从而确定性抖动。

我曾经制造过一种有目的非对称NAND门的芯片，用于纹波加法器，其中一个输入的速度需要优化，而另一个则不需要那么多。

所以不，不一定是对称的。但通常非常接近。