为什么该LM324运算放大器不能再现高于特定频率的信号?


15

这样的电路似乎不乏尝试将R2R用作DAC和运算放大器的电路。放大器 作为输出缓冲区。这些对我来说很有意义,所以我决定尝试构建一个。

在此处输入图片说明

我构造了一个稍微简单的电路

原理图

模拟该电路 –使用CircuitLab创建的原理图

该电路使用以单位增益工作的LM324的单个运算放大器。封装中的其他3个未连接。它由来自台式电源的正轨上的+12 VDC驱动。

“ 4.4k”(2R)电阻实际上只是两个串联的2.2k电阻。

D1-D4使用我编写的波表直接数字合成器在atmega328p上运行。我不会谈论太多,但是微控制器在+5 VDC上运行,因此每条线为0或5 VDC。

R13,Q1和R14只是电路在驱动某种实际负载。该晶体管充当反相放大器。

我最初省略了R10和R12。我得到这样的输出。

在此处输入图片说明

  • CH1-黄色-DAC输出
  • CH2-蓝色-运算输出 放大器

以这个频率,这是非常合理的。 在此处输入图片说明

  • CH1-黄色-DAC输出
  • CH2-蓝色-运算输出 放大器

这出乎意料地产生了相移三角波。

此时,我添加了R10和R12。

  • CH1-黄色-运算放大器的同相输入。放大器
  • CH2-蓝色-运算输出 放大器

这样可以将输出电压减半,但输出精度更高。理论上,可以使用运算放大器中的增益来弥补这种差异。放大器

但是,它仍然无法在更高的频率下工作。

在此处输入图片说明

  • CH1-黄色-运算放大器的同相输入。放大器
  • CH2-蓝色-运算输出 放大器

在这种情况下,它不仅会产生相位三角波,而且实际上永远不会使其变为+2.5 VDC或接地。

这是设置的实际照片:

在此处输入图片说明

由于我使用的是跳线和面包板,因此DAC可以产生的实际频率应该有一些上限。但是,我的示波器指示的〜60 KHz应该不是太大的问题。LM324的数据表似乎表明1 MHz是运算放大器的实际上限。放大器 以统一的收益。所示的输出波形看起来像是运放内部的晶体管。放大器 饱和或类似的效果。我对运算放大器了解不足。

我可以对电路进行一些更改,以便在从DC到60 kHz的运算放大器输出上准确再现输入信号吗?

我一直在寻找LM324的数据表:

http://www.ti.com/lit/ds/snosc16d/snosc16d.pdf

Answers:


40

似乎您遇到了摆率限制,并且您的输出呈现出所谓的“ 摆率引起的失真 ”-运算放大器的输出摆幅受摆率的限制,因此,频率会增加最大输出摆幅的限制,而不会“ 歪斜引起的失真 ”减小-通常,运算放大器数据表具有“ 输出摆幅与频率 ”图。

有一个看看图6中的LM324数据表根据共享的示波器捕获,信号在图中的位置(请参见下文)。理想情况下,您希望一直处于“曲线之下”。

如果您想了解有关转换率的更多信息,请查看精密实验室的运算放大器培训中的“转换率”系列

在此处输入图片说明


1
很好的彻底答案。简明扼要。+1
Sparky256 '18年

14

LM324是一种古老而缓慢的OPA。正如您在自己的实验中发现的那样,它具有受限的“转换速率”,不得超过0.5 V / us,这不允许跟随大于1 MHz的大幅度信号变化。

在此处输入图片说明

您无法采取任何措施来提高压摆率。您需要购买更快的运算放大器。


9

请改用此数据表
请参阅第6.8页上的表6.8-运行条件。表中
的第一个参数是“单位增益的摆率”。
这告诉您运算放大器的输出可以移动多快,对于LM324,它的输出为0.5V /μs-几乎没有负载(1MΩ|| 30pF)。

从示波器的测量结果看来,您看到的电压约为0.2V至0.25V /μs-并非完全与负载无关。


4

一般的经验法则是,运算放大器的全功率带宽(上限)约为单位增益频率的10%或更少。想一想。

单位增益意味着在制造商指定的任何测试条件下,您都达到了最佳增益等于1的频率。这也不是全强度输出。它仅表示Vout = Vin,且其值远小于全功率。

在100 KHZ时hFE为100且全电压摆幅的晶体管在1 MHZ时可输出1 pp pp,输入为1 pp pp。那是最好的。

“单位收益”一词有点误导,因为它暗示了可用收益,但实际上,其收益已达到极限。对于具有规定增益的全功率输出,请以单位增益的10%为起点。

一些制造商会通过增益,频率和负载等图表来详细说明细节。如果数据手册中有这些细节,请仔细阅读这些细节,它们将有助于弄清楚在何处可以预期满功率下的可用增益-或没有。


我要说的是,运算放大器的有用频率范围约为增益带宽的1%。低精度应用的1.5%。
罗伯特·恩德尔

1
@RobertEndl。如果您包括全增益全带宽,那么可以,仅获得百分之几的单位增益即可。这也是假设THD较低。
Sparky256 '18

4

试试这个晶体管电路

原理图

模拟该电路 –使用CircuitLab创建的原理图

在Vout(约13pF左右)上使用标准的10X示波器探头,您将拥有约3纳秒(50,000,000赫兹)的带宽。调整R9以控制输出电压基线。

您可以将R3增加到220或330或430欧姆;在较高的电阻值下,当Vout接近1.0v时,集电极-基极电容将上升,并且建立速度会变慢。这样就产生了高频非线性行为(二次谐波失真),您将获得和/差互调。仅用4位,我怀疑这对您来说是一个问题。但是您可以将更多的电阻放大到6位或8位,并馈入预先固定的正弦和波形,然后在示波器或频谱分析仪上检查FFT。


性能增强:如果您可以将两个电阻R1和R9的底部偏置至-0.2伏,则线性度将会提高,对于大#位而言可能是可以检测到的。注意逻辑输入线负载是不是一致的,这也产生非线性。

使用差分电流控制(可能与双极性电流源和用于控制的二极管开关一起使用)会降低非线性。在某个时候,您已经从Precision Monolithics Corp.制造了昂贵的DAC08,但带宽为20MHz至50MHz。检查该数据表。

http://www.ti.com/lit/ds/symlink/dac0800.pdf


Q1和Q2是否需要匹配(电流增益等)?电流增益(βF/ hFE)的20%差异如何影响该电路?
彼得·莫滕森

除非您需要极高的温度稳定性,否则该电路是不可扰动的-4mA / 10mA的比率可忽略Beta误差。在最大电阻下,R9两端的0.4伏特压降允许插入随机晶体管,即使功率器件对小信号也是如此。如果确实需要温度稳定性,请考虑在同一芯片上具有5个器件的Harris / Intersil CA4046或类似的晶体管阵列。
Analogsystemsrf
By using our site, you acknowledge that you have read and understand our Cookie Policy and Privacy Policy.
Licensed under cc by-sa 3.0 with attribution required.