Questions tagged «dac»

在这个答案中，我读到微控制器通常没有DAC，而有ADC。这是为什么？ 编辑 我很欣赏像在R-2R DAC中那样集成电阻器的房地产价格是昂贵的（感谢Mike，您的回答），但是我认为可以将开关电流DAC制成得非常小，因为它们只需要几个晶体管。

44 microcontroller  dac 

它在引脚14上，该引脚是WM8761的主时钟输入（MCLK）：低成本立体声DAC。我猜这是要充当一个小型电感器？但是，为什么要在时钟输入上使用呢？

23 pcb  dac  inductance  serpentine-trace 

这个信号的故事如下。我已经购买了带有集成MDC DAC模块的NAD C 356BEE放大器。它具有光纤和USB输入。光学没问题，但是如果我使用USB将DAC连接到我的PC，则它会在指定的时间发出咔嗒声/爆裂声。点击频率与信号采样率有某种关系。例如，以96 kHz的频率每2.5秒弹出一次，但以48 kHz的频率每30秒弹出一次。 我播放了一个正弦波，并且记录了噪音并放大了波形。这是一个非常短的信号，大约为0.008秒。你有什么想法吗？ 噪声信号的幅度远高于测试信号。噪声信号的长度是随机的（但是很短，您会听到咔嗒声），但是对于相同的测试信号，波形始终是相同的。 不同的测试频率会导致不同的错误信号。似乎错误信号是原始信号的某种转换。

20 signal  dac 

我正在阅读此DAC的数据表。页面27指出： 在许多工业过程控制应用中，至关重要的是在上电和掉电情况下控制输出电压。 什么是“电力不足条件”？为什么在掉电情况下控制输出电压“至关重要”？

19 dac  brownout 

我正在寻找最佳的RC时间常数及其在PWM中基于占空比和频率以及其他参数将数字信号转换为模拟信号的原因。PWM频率为10 kHz。

17 analog  pwm  dac 

对于两个DAC，电源为5V时，一个发送给D0-D7，另一个发送给D8-D15，如果将5V加到第二个DAC的输出上，然后将两个DAC的输出相加，则结果应为16位DAC由两个8位DAC组成。 唯一的问题是，如果第二个DAC具有0x00输入，则需要取消5V加法，我不确定该怎么做。求和可以通过对放大器求和来完成。该电路只需要工作几十kHz。 这个想法有根本的错误吗？

16 operational-amplifier  dac  summing 

这样的电路似乎不乏尝试将R2R用作DAC和运算放大器的电路。放大器 作为输出缓冲区。这些对我来说很有意义，所以我决定尝试构建一个。 我构造了一个稍微简单的电路 模拟该电路 –使用CircuitLab创建的原理图 该电路使用以单位增益工作的LM324的单个运算放大器。封装中的其他3个未连接。它由来自台式电源的正轨上的+12 VDC驱动。 “ 4.4k”（2R）电阻实际上只是两个串联的2.2k电阻。 D1-D4使用我编写的波表直接数字合成器在atmega328p上运行。我不会谈论太多，但是微控制器在+5 VDC上运行，因此每条线为0或5 VDC。 R13，Q1和R14只是电路在驱动某种实际负载。该晶体管充当反相放大器。 我最初省略了R10和R12。我得到这样的输出。 CH1-黄色-DAC输出 CH2-蓝色-运算输出 放大器 以这个频率，这是非常合理的。 CH1-黄色-DAC输出 CH2-蓝色-运算输出 放大器 这出乎意料地产生了相移三角波。 此时，我添加了R10和R12。 CH1-黄色-运算放大器的同相输入。放大器 CH2-蓝色-运算输出 放大器 这样可以将输出电压减半，但输出精度更高。理论上，可以使用运算放大器中的增益来弥补这种差异。放大器 但是，它仍然无法在更高的频率下工作。 CH1-黄色-运算放大器的同相输入。放大器 CH2-蓝色-运算输出 放大器 在这种情况下，它不仅会产生相位三角波，而且实际上永远不会使其变为+2.5 VDC或接地。 这是设置的实际照片： 由于我使用的是跳线和面包板，因此DAC可以产生的实际频率应该有一些上限。但是，我的示波器指示的〜60 KHz应该不是太大的问题。LM324的数据表似乎表明1 MHz是运算放大器的实际上限。放大器 以统一的收益。所示的输出波形看起来像是运放内部的晶体管。放大器 饱和或类似的效果。我对运算放大器了解不足。 我可以对电路进行一些更改，以便在从DC到60 kHz的运算放大器输出上准确再现输入信号吗？ 我一直在寻找LM324的数据表： http://www.ti.com/lit/ds/snosc16d/snosc16d.pdf

15 operational-amplifier  dac  r2r 

最近，我听说了一位ADC的概念，并看到它是在某种数模转换器的背景下实现的（有点奇怪），我想知道这有什么意义？如果需要更高的分辨率，为什么不简单地使用高分辨率ADC？

14 adc  dac 

Cirrus Logic CS42426-CQZ是我要在自定义USB声卡中使用的音频编解码器。您可以从此处下载数据表。 在第61页上，数据手册为每个A / D和D / A通道提供了推荐电路，但是我看不到这种复杂性的目的。当然，它们正在差分和单端之间转换，但是也有更简单的方法可以做到这一点。 我将其原理图复制到一些开源仿真软件（http://qucs.sourceforge.net/）中，并且频率响应甚至与指定的目的不符。但是，至少听得见的响应有些平坦： ADC输入：（ 好的，所以它们依赖ADC本身的CMRR作为抗混叠滤波器的一部分。不喜欢这个想法。） DAC输出： 我认为他们实际上对在实际应用中使用这些电路很认真，但是似乎有些不对劲。就像我说的那样，可听见的响应是相当平坦的，因此如果没有手机或其他射频，听起来可能还不错，但是我认为我可以用OpAmps 101的旧经典做得更好。你们同意吗？ 音频ADC从20kHz的标称增益上升到300kHz的峰值真的有充分的理由吗？还是让DAC从20Hz到0.5Hz左右做同样的事情？ 为了完整起见，这里是模拟文件。将它们复制到纯文本文件中，如果系统需要，将扩展名更改为.sch，然后在Qucs中打开它们： ADC输入： <Qucs Schematic 0.0.18> <Properties> <View=785,329,2079,1333,0.883466,0,0> <Grid=10,10,1> <DataSet=DiffAmpIn.dat> <DataDisplay=DiffAmpIn.dpl> <OpenDisplay=1> <Script=DiffAmpIn.m> <RunScript=0> <showFrame=0> <FrameText0=Title> <FrameText1=Drawn By:> <FrameText2=Date:> <FrameText3=Revision:> </Properties> <Symbol> </Symbol> <Components> <GND * 1 1120 480 0 0 0 0> <VProbe In 1 …

12 operational-amplifier  audio  adc  simulation  dac 

请看下面的示意图。这是一个非常简单的电阻加法器，适用于任何标准！（TTL，CMOS等）或馈入其中的任何任意电压。另一方面，由于其中没有活性成分，因此速度非常快。它仅由几个电阻组成，因此非常便宜。另一方面，输入位数没有限制（可以轻松扩展为32位，64位或数百位）。 那么，为什么我们需要DAC IC？我正在寻找32位高频DAC。这样的设备不容易找到，而且如果找到，它们相当昂贵。我的意思是找到这种设备应该付出什么优势？我认为一定有一些优势值得购买。我唯一能想到的就是它们固有的放大率（例如TTL-> 10V左右），但是使用任何一种放大率都可以轻松实现这一目标。

12 voltage-divider  dac 

这是这个问题的直接延续。所以这是我的布局，您对微控制器方面有何看法？ 2019年4月更新：我在2016年春/夏建立了该评估板，但从未在这里更新结果。该电路板工作正常，唯一可观察到的数字噪声泄漏到模拟信号的原因是模拟/数字接口中电路设计的某些错误选择，而不是布局/接地（并且在以后的版本中进行了修复，也消除了很小的噪声） 。现在，我只有一块商用板，其CPU部分的设计主要基于此处显示的布局，并通过了EU EMC测试，因此答案是，这种布局至少足以胜任其工作。 实际的旧问题如下： 编辑：基于Armandas的回答，我现在的印象是微控制器布局足够好。如果还有人要说这在防止数字噪声泄漏到模拟端方面有多好，我仍然会非常感兴趣，这基本上是我下面的第4点。当然，关于微控制器方面的任何其他评论也都受到欢迎。 堆叠是 TOP：信号 GND：坚固的接地层，任何地方都没有切口或走线 PWR：电源 BOT：信号 TOP（红色）和PWR（紫色）层，顶部丝网印刷[请参见下面的更新 ] BOT（绿色），带有用于与上述比较的顶部丝印 此处数字/模拟分割（逻辑上，接地层是实体）。电源（+3.3数字，DAC和MUX，模拟）输入到左下角，三个电容中有47uf储液电容。铁氧体磁珠（FB101）将+ 3.3V的走线与uC电源分开，并连接至DAC和MUX。uC位于左上角，TOP下方的平面是局部接地，通过C720附近的通孔连接到GND。±15±15\pm15 uC是STM32F103VF，我将以72MHz运行。晶体为8MHz。uC右侧是标记为“ Control 1”的部分，其中包含两个DAC和一个多路复用器，用于多路复用uC内部DAC1的输出。右下方是“ Control 2”附近的另一个多路复用器，用于多路复用uC的DAC2。从uC的DAC接收信号到运放的信号的磁道是在通向多路复用器之前对其进行缓冲（UREF1）的两条磁道，分别是从过孔到C712右上方的磁道。DAC与SPI总线连接，该总线从uC的右上角离开。 DAC和多路复用器为右侧的模拟声音生成器（大多数未显示）生成控制信号，而不是直接生成音频。但是，我希望在生成的音频中也能听到其中的任何重大数字串扰，这很糟糕。我的目标是 kHz的控制速率，这意味着8路多路复用器以 kHz 的速率获得新的采样值。111888 离开uC的其他曲目是： 地址从MCU1的uC顶部到MUX2的右侧选择并启用MUX。 PWM信号进入电阻阵列RR901。我正在尝试这种方法，本质上是通过以某些方式组合PWM波形来生成波形。如果这不起作用，或者通过此路径泄漏的噪音太多，那没关系，我将在下一个修订版中将其保留。我以为如果将RR901留在外面，基本上不会有噪声通过该路径泄漏？ 来自最终音频输出（未显示）的ADC信号到达uC右下侧的引脚26。它用于校准模拟端的某些功能，因此只要能提供有效的10位左右精度，一切就可以了（这是12位ADC）。 在电源层，DAC / ADC参考来自UREF1（我实际上并不需要非常特定的参考电压，但我需要与DAC的最大输出进行精确比较）。 进入数字和模拟部分之间的某些电阻器（例如，R713和R710）的GPIO可以打开和关闭模拟部分中的各种功能。R与C一起尝试从uC滤除任何数字噪声，请参阅此问题。 最后，RC网络R715，R716，C709过滤并衰减GPIO的输出，用作VCF（未显示）的步进输入以对其进行校准。 我想知道一些特定的要点： 水晶是否足够靠近并正确布线？我必须将uC模拟部分去耦电容放在晶体和uC之间，因为那是引脚所在的位置。 C715是VDDA的去耦电容。请注意，为了将去耦电容C717连接至Vref +，Vref-，我必须将VDD路由至C715，并在C717周围有相当长的轨迹。这不好吗？ VREF-和VSSA直接接地，VREF +和VDDA的去耦电容的接地侧也一样。这与奥林在上一个问题中所说的一致，所以我认为现在应该可以了吗？ 看起来是否有可能从DAC获得合理的输出？我希望获得约12位有效的信噪比。uC DAC是12位的，而外部DAC是原型的16位（有引脚兼容的12位版本，所以我以后总是可以调低）。 任何其他意见或建议也非常受欢迎，因为我不是专业EE，所以我在这里可能还会犯一些愚蠢的错误:) 更新： 我将根据此处的建议收集最新版本。 根据Armandas的建议在顶层进行更改： C715和C717的互换顺序 将最大功率平面的间隙从6密耳增加到9 mil（更大的平面，并且该平面将不通过引脚流动，例如使C712接地断开） TOP …

12 microcontroller  pcb-design  layout  dac  mixed-signal 

当信号超过0V时，有人能在运算放大器的输出中识别出此尖峰吗？向上穿越时尖峰上升，向下穿越时尖峰上升。在一个EEVBlog视频中，Dave指出了示波器上完全一样的东西，并说（顺便说一句），当使用10k反馈电阻或类似东西时，可能会发生这种情况。但我不记得那是哪个视频。这是TL071的输出（实际上是TL074的1/4）。它由另外2个TL071的输出通过2.2k电阻馈入，反馈有一个10k电位器。 模拟该电路 –使用CircuitLab创建的原理图 3月10日更新 如下面的评论所述，该电路由将8条线驱动到R2R DAC中的ATmega328P处理器组成。DAC的输出和旨在将DAC输出以0V为中心的直流偏置电压馈入反相TL071运算放大器。在上图中，该运算放大器的输出为“ OA2OUT”。 模拟该电路 R2R网络输出具有10k阻抗，由R4表示。R1和R2给了我一个偏移电压，并具有9.5k的并联阻抗，非常接近10k。反馈电阻R3也为10k。因此，我认为该电路将求和并反转R2R和偏置电压。 当我在R2ROUT点检查R2R网络的输出时，看不到峰值。 当我在VOUT处检查运算放大器的输出时，我看到了尖峰。 我尝试了其他一些东西。我试图用2.2k电阻代替10k反馈电阻，只是因为它在附近，而且我还记得Dave在EEVBlog视频中提到了有关10k电阻的内容。这使峰值变得更糟。 然后，我尝试用LM6144运算放大器替换TL074运算放大器。我一直在使用该电路尝试各种运算放大器，并试图了解使它们与众不同的原因，因此我知道该电路适用于所有这些放大器。这次我在每个过渡上都遇到了麻烦。 最终，我尝试了一个TLV2374，这很棒，但是我仍然看到峰值。它较小，但仍然存在。 仍在尝试找出这一点。到目前为止，感谢大家的帮助！ 3月13日更新 尝试按照以下@WhatRoughBeast注释在R / 10（1k）负载下测量R2R输出。现在我看到了峰值！似乎也很嘈杂...这是我之前注意到的，并尝试使用10uF电容器固定在电源轨和虚拟地上。它在降低噪声的意义上“起作用”，但是它也引入了我在尝试安装小电容帽以平滑DAC输出时提到的振荡/振铃。所有这些事情显然都是相关的，只是不确定如何。 顺便说一句，我确实尝试了@Brian Drummond建议的100欧姆电阻器，但是结果信号被拖尾了，而且很吵，以至于我不知道发生了什么。 那么，这里的要点是什么？问题显然是@WhatRoughBeast确定的MSB行为。随着R2R网络中电流的增加，噪声和噪声似乎会越来越严重。我以为可以在进行其他任何操作之前先通过同相运算放大器缓冲R2R信号，但是当我这样做时，我也会看到峰值。是唯一将其过滤掉而不必担心的解决方案吗？

11 operational-amplifier  dac  r2r 

我想制作一个电池供电的可调式SMPS，用于在我附近没有电源插座的情况下使用，因此我想了解有关此主题的更多信息或建议。我基于此的SMPS芯片是LM2733。 电源为LiPo，电压输出为3V至25V，最大为500mA。 我认为有几种方法可以数字方式控制SMPS芯片：一种是通过SPI或I2C由MCU控制的数字电位器。一个1024阶的电位器将给我20mV的步进，这绰绰有余。我在数据表中看到的是，数字电阻器的电位器只能上升到5V。这样的设计会成为限制因素吗？从我看来，这种方式似乎是最简单，要求最少的方式。 另一种方法是使用DAC，但是我不确定它是否需要比SMPS的开关速度更快，因为在数据手册中，我总会在输出电容器之前看到分压器。问题是我不知道反馈引脚想要看到什么。它是否需要整个电感器的上升和下降并将其与参考电压进行比较，还是只是找到每个周期的平均电压？ 我知道它类似于{thisquest}，但是我正在寻找更多信息或讨论。

9 power-supply  potentiometer  switch-mode-power-supply  dac 

诸如PCM1794（电流输出）和PCM1793（电压输出）之类的许多DAC具有差分输出。除了通过差分放大器将其输出信号转换为以地为参考的AC的简便方法之外，这样做还有什么好处。

8 dac 

我是电气工程的新手，我想做的第一个项目是制造数模转换器。我发现执行此操作的一种好方法是使用R-2R结构进行转换。 我想挑战自我，从电路的数字部分开始，除了我实际上无法在网络上找到任何解决方案来帮助构建它之外。我有一个电路仿真程序并开始设计，同时在网上搜索您可能会使用的所有不同种类的电子产品。 现在，我认为我可能在了解DAC原理附近，但是如果有经验的人可以帮助我检查我是否确实了解它，这将是有帮助的。这是一个合适的地方吗？ 如果是这样，这是我设计的电路： 我已经为每个通道使用了带有输出锁存器的移位寄存器，并将Q7S从一个连接到另一个以馈送数据。音频文件以块为单位交替播放左声道和右声道是否正确，反之亦然？例如在8位文件中：左为0010 0111，右为0010 0110？ 我在这里使用的移位寄存器是74HC595。当移入位时，所有引脚都不会（立即）处于活动状态。触发锁存器[STCP引脚]时，这些位将从移位寄存器转移到存储寄存器，在那里它们将直接将其值输出到相应的引脚并保持活动状态，直到允许接下来的16位。 然后是晶体，我使用了一个方波信号来模拟具有正确振荡频率的晶体：24,576MHz。它馈入计数器，在该计数器中频率被分频以输出DAC需要的频率。在这种情况下，采样频率必须为192.000kHz，因此移入数据的频率必须为3.02MHz（192.000 x 16位）。192.000kHz时钟速度用于触发STCP。 我要做的下一件事是弄清楚如何通过I2C将来自源（例如Raspberry）的数据加载到DAC的缓冲器中，然后从那里将位时钟输出到您在此处看到的电路中。 如果您认为我的做法正确或不正确，那么告诉我会很有帮助。 谢谢！罗吉尔 顺便说一句，我忘了提到我想构建的DAC在96kHZ时每个通道至少有24位。这种威胁只占用了大量空间，事后添加它们应该不难。这是相同的原则。

8 dac  register