单位增益运算放大器的稳定性问题

作为用于学生驱动项目的硬件在环测试的受控电源的一部分，我必须开发一个电流缓冲器（电压跟随器），该电流缓冲器可提供高达1 A 的电流。

我有尝试实现此简单电路的（坏）想法：

反馈环路内的PMOS充当反相器（V_gate更大，V_out更少），这就是为什么环路在opAmp的POSITIVE端子而不是在负端子闭合的原因。

在实验室中，我将VREF = 5V设置为 VIN = 7V。我应该在VOUT上获得5V的电压，但是我获得了失控的输出VOUT：

这是控制信号（opAmp的输出，连接到MOSFET的栅极）

我在不同的VREF，VIN和Rload下发现相似的行为。还要注意，opAmp的输出不会饱和于任何电源轨。

我的假设是，环路的增益太高，无法保持opAmp的稳定性。

我在控制系统和运算放大器方面有一定背景，但是我不知道如何应用它来解决这种情况。

是否可以应用一些相移网络来稳定环路？

我将不胜感激“快速破解”或教育性的答案！

这真的很简单-使用N沟道FET并将其用作源极跟随器。您甚至可以使用BJT。由于3k3反馈和-Vin接地1k，下面的一个增益。如果您不想获得增益，则将输出直接连接至-Vin并忽略1k。

运算放大器输出上的单位增益缓冲器是发射极跟随器或源极跟随器。如此简单-从发射极/源极反馈回运放的反相输入。

此外，由于源极/发射极电压“跟随”运算放大器的输出信号，因此栅极/基极负载的影响极小，因此，使用MOSFET时，您无需担心栅极电容。

明智地考虑一下-Analog Devices或TI或LT的MAXIM-他们的营销团队不会在一个早晨醒来并向他们的设计师说-为什么您不能设计一个允许有人增加增益级的运放？它并希望它是稳定的。如果这样做的话，设计人员会说他们必须降低运算放大器的性能才能使其稳定-以及该运算放大器将如何与市场上所有明智的竞争产品竞争。并继续建立自己擅长的领域。

您的运算放大器正在振荡，因为您的开环增益在相移为180°的频率下大于1。

电路中的运算放大器正在驱动几乎全部的电容性负载-MOSFET的栅极。

仅使用放置良好的电阻器或电容器，有许多种方法可以纠正此问题。最好使用串联电阻器或并联RC分流器或反馈RC对-所有这些都取决于所讨论的特定电路。

有关更多信息，请参见ADI公司的出色文章。

注意： 这篇文章已被广泛编辑以增加深度和清晰度。在撰写原始答案时，为了使内容简短，考虑了许多未包含的细节。在这里，将皮肤从诊断和解决过程中剥离出来，以显示表面下发生的事情并添加物质。将其视为一种分析日记。我将完整保留原始答案以进行透明编辑，并在旧文本中和之后添加细节。

$C_{\text{iss}}$

有关诊断的社论评论：

这个20kHz的极点从哪里来？

$C_{\text{gs}}$$R_{\text{14}}$$R_g$

$F_p$$\frac{1}{\text{2$\pi $} R_{14} C_{\text{gd}} g_{\text{fs}} R_g}$$\frac{1}{\text{2$\pi $} \text{(1000)} \text{(150pF)} \text{(5)}\text{(10)}}$

$C_{\text{gd}}$$g_{\text{fs}}$$R_{\text{14}}$）。快速总结一下环路相移，可以发现，在最佳情况下，您会期望在20kHz时剩下45度的相位裕度（LM358 -90，IRF9530 -180 -45 = -315度）。在20kHz时，相位裕度至多是45度时充其量是您想在环路中看到的最小值，并且可能小于该值。好的，到目前为止，这是总的SWAG。自从我使用科学的计算器进行乘法和除法以来，它的科学性就很高了；由于我还没有查看IRF9530的数据表，并且没有刷新我对LM358 Zo的记忆，这是一个疯狂的猜测。它确实给出了OP电路可能存在问题根源的快速指示。

寻找最简单的想法来改善这种情况：

首先尝试为原始电路提供一个简单的解决方案，导致出现以下两个项目符号声明。这两种创可贴方法都无法走得太远，无法产生任何有意义的变化。这里的教训（我应该已经知道）永远不会提供创可贴解决方案，因为它们不值得。当然，有一些方法可以解决原始方法，但是它们更加基础和复杂。

$V_{\text{th}}$

关于我建议的电路的几点注意事项：

• 与门串联的R1只是​​一个方便。在此类电路中，很常见的是需要隔离门以进行故障排除或测试。弹出电阻器需要5秒钟的时间。抬起TO-220的导线要方便得多，要重复执行几次，甚至可以抬起垫子。如果您使用的是表面安装部件，则在没有电阻的情况下，您将必须卸下FET。

• 我展示了一个用于R15的1kOhm电阻器。实际上，考虑到LM358的输出阻抗，我不会使用任何小于10kOhm的东西，甚至可能高达50kOhm。

您可以尝试：

• 通过在放大器输出端增加发射极跟随器缓冲器来降低放大器的输出阻抗（很多）。
• $C_{\text{iss}}$

由于放大器的+输入被用作负反馈点，因此您遇到了麻烦。通常，您会希望将OpAmp用作积分器，并在OpAmp输出至-输入之间使用反馈电容器。这样，您可以控制放大器的交越点，以使由FET电容引起的相位损失变得不重要或无法补偿。

您可能会从以下内容开始：

为C10选择一个值，以使放大器增益在1kHz或更低时越过零增益以保持稳定性。使用FET，输出端任何负载都无法获得超过3V的电压。在这种情况下，您将不得不考虑使用BJT或更高的Vin。

有关源关注者解决方案的社论评论：

这是我对基本设计解决方案的看法。

我们对他的电路试图使用哪些污点知道些什么？好吧，他想使用7V电压提供高达1V负载的5V电压，并且他希望输出电压跟踪一个控制电压（他称其为参考电压）。基本上，需要使用LM358运算放大器的线性可调电源来进行环路误差补偿，并且只有2伏的裕量（这对于LM358来说是个问题）。

我们不知道哪种调制将控制参考。是斜坡，正弦波还是脉冲或步进调制？步进是最差的，尽管如果您计划的话没什么大不了的，那么计算参考输入会逐步移动。

$C_o$

两种基本方法：

补偿公共源电路以使其稳定，或切换到源跟随器电路。第一个选择有很多优点，但是比较复杂，我一直在寻找最快，最简单的解决方案。第二种选择是源跟随器是一种更简单的设计，因为它受到了限制。所谓约束，是指从一个缓冲电流并具有电压增益的通过元件变为一个缓冲电流并具有（除了由寄生元件定义的特殊情况之外）单位电压增益的元件。通用源电路的优点是它是一种低压降解决方案，您可以通过源极跟随器放大器松开它。因此，最简单的起点就是源关注者。

在此处使用源极跟随器功率级的问题：

• $V_{\text{th}}$$V_{\text{ds}}$$g_{\text{fs}}$$C_{\text{gd}}$
• $V_{\text{gs}}$$\beta$$V_{\text{ce}}$2V。P通道功率级一直都在改善，但我们将继续关注源极跟随器。 关于LM358的附带说明：美国国家半导体公司非常喜欢这款放大器，足以将其放入至少3条产品线LM124（一个四路），LM158（一个双路）和LM611（一个带参考的线路）中。LM124和LM158的数据表不太清楚分频附近的性能，但是LM611数据表非常棒……尤其是请参见图29、30、35和36。看一下在运算放大器周围具有积分器电容的示例电路。

$V_{\text{th}}$

$V_{\text{ds}}$$g_{\text{fs}}$$C_{\text{gd}}$$C_{\text{gs}}$$C_{\text{gd}}$

$C_{\text{gd}}$

如果最近的简单极点距十分之一远，则增益下降到20dB /十进制时，相位为90度。一个简单的极点将在2年内引起90度的相移，中心相移为45度。

$C_{\text{gd}}$为150pF，这将把有效极点频率推回约1.5个八度（实际上是1.6个八度，但是为什么在0.1个八度上有颤动）。1.5个八度音阶相当于大约20度的相移，因此现在放大器只有25度的相位裕度。如果45度的相位裕度导致1.3的过冲，那么25度的相位裕度会期望多少？

这是单位增益单位反馈放大器的阶跃过冲与开环相位裕度的关系图。

在图中找到25度的相位裕度，并看到它与大约2.3的过冲相匹配。对于使用IRF520的源极跟随器电路，您希望在参考电压下输入100mV的阶跃输入会在其100mV响应之上导致230mV的过冲。该过冲将变成在较长的时间以约500kHz的频率振铃。输出上的电流脉冲将具有类似的大过冲效果，然后以约500kHz的频率振铃。对于大多数人来说，这将是令人无法接受的糟糕表现。

如何减少所有的铃声？增加相位裕度。增加相位裕量的最简单方法是在单位反馈环路内的放大器周围增加一个积分器帽。相位裕度大于60度将消除振铃，您可以通过将Opamp增益降低约6dB来实现。

一个可能的方案

$V_{\text{ds}}$$C_{\text{gs}}$。运算放大器输出端的电容负载将从150pF开始增加，并趋于500pF。在源头增加电容的振铃会变得更糟。用户也不愿那样，并且会尝试更大的电容来加载信号源。当电源处的电容达到1uF时，电路很可能将不再振铃，而是会振荡。

由于我希望电容会添加到电路的输出端，因此我会确定积分器的大小，以将环路增益降低20dB左右。

假设问题出在电容性负载（MOSFET的栅极），则有些想法是：

1. 在音频放大器中，抵御电容性负载的经典方法是包括一个输出电感器，通常与一个电阻器串联。请记住一个主意：不要忘记将电感器作为与电容隔离的一种方法。

2. 曾经注意到线性稳压器的数据手册中总是建议在输出端使用旁路电容器吗？这有助于容性负载。尽管看起来像是一个悖论，但其理由是故意植入的电容器具有较高的电容，从而淹没了负载的较小电容，从而在较低频率下产生了一个主导极。尝试在运算放大器的输出到地面之间连接一个0.1uF至1uF的电容器。

3. 由于您将+输入用于负反馈，因此本电路中有很大的机会以更局部的负反馈环路的形式添加Miller补偿：将一个电容器从运算放大器的输出连接至-输入，而不是到地面。

4. 您的输出阶段是通用源，因此有收获！运算放大器已经具有开环增益的小球，您将在环路中增加更多。考虑一个不会增加任何增益的输出级：请参阅Andy Aka的答案。

注意：从某种意义上说，您的想法可以（并且确实）可以进行某些调整，并且在许多产品中（尤其是PMOS LDO）可以工作，因此以下段落是不正确的；请参阅后续材料。我将此处留在此处，因为LvW回答了它。

好吧，即使在正确设置的电路中，容性负载也是一个难以解决的问题，但是在您的电路中（如图所示），您正在向运算放大器提供正反馈！即使在模拟中，这也会像疯狂一样振荡……具有相同的5Vpp预测值。是的，在仿真中，振荡形状有些不同，但是您期望什么……没有寄生效应，LM358具有相当基本的SPICE模型。

@LvW：我需要对实际发生的事情进行更多的思考，但是还要查看带有Vgate的更新图形。显然，它永远不会达到5V，因此该运算放大器从未像它声称的那样看到实际的负反馈。因此，运算放大器基本上像比较器一样工作。这两个信号之间也有一些相移，但是我不确信这是振荡的原因，而是我认为这是“设计使然”。我尝试在门上添加一些大电阻（1K，甚至10K），但它仍然振荡相同。

基本上，您要尝试的是设计PMOS LDO！但是您做错了。您需要用合适尺寸和ESR的旁路盖来补偿它！同样，PMOS LDO将通过分压器获得反馈。这是我业余的LDO设计：

与PMOS LDO一样，输出电容ESR至关重要，需要在特定频段内。看一下，如果我降低它会发生什么；开始振荡：

如果ESR太高，您又会遇到麻烦；对于此负载，它必须确实变高，然后才能在安全带的另一端振荡：

实际上，补偿上限是其中唯一的关键要素。具有0.1ohm ESR的10uF电容似乎可以在从1K到5Ω的相当大的负载范围内工作（这将为您提供所需的1A输出）：

您当然会从此上限获得一些带宽限制。

您的运算放大器不稳定，可能是因为您正在驱动容性负载（栅极电容）。移去C10并将R15的值降低到几十欧姆。您也可以尝试使用其他运算放大器。LM358的数据表说：

直接施加于放大器输出的电容性负载会降低环路稳定性裕度。使用最坏情况的同相单位增益连接可以容纳50 pF的值。如果放大器必须驱动较大的负载电容，则应使用较大的闭环增益或电阻隔离。

IRF9530的输入电容为500pF，因此您绝对需要在opamp的输出和MOSFET的栅极之间放置一个小电阻。