正确端接屏蔽/屏蔽双绞线


15

从理论上讲,如果双绞线的电缆终端为:-

  • 单个电阻器(R),其与跨线对两端的电缆的特性阻抗匹配,或者
  • 两个电阻()穿过线对的两端,并将中心点也绑在屏蔽/屏幕上。[R2

在此处输入图片说明

实际上,在浏览数据手册时,我倾向于看到选项2而不是选项1。

今天,我不得不使用选项2,因为选项1在50m的电缆上引起两个导体之间明显的时间延迟(大约2或3ns)。这让我感到惊讶,我想知道为什么会这样。我在一端驱动的信号约为2V逻辑电平,并且本质上非常平衡(没有明显的时间差或明显的幅度差)。

问题-为什么在我描述的设置中,选项2应该比选项1更好,并且从理论上讲,选项2是否有更好的选择?


信号频率是多少?
deadude

它的80Mbps传输速率每6位有保证的转换
Andy又名

对于选项1,电阻处于上拉配置或串联?
zeqL

@zeqL也不是,单个电阻器跨在两条双绞线的两端。
安迪(aka Andy)

您确定接收端的数据良好吗?(经过BERT或类似产品测试)?
罗尔夫·奥斯特加德

Answers:


8

方案#1仅终止差分模式信号,不终止共模信号。

方案2终止了差模和共模。

即使具有完美对称的差分输出信号,电缆中也将具有我们所谓的“差分至共模转换”。因此,在接收器上,您将同时具有共模和差模。

一个原因是该对两个信号的不同传播延迟(长度失配和其他影响)。您将其测量为2-3ns,所以您知道它在那里。

在接收器处,共模信号看不到端接,并在方案#1中被100%反射(倍压)。在方案2中,某些能量被终端电阻吸收(请注意,共模阻抗匹配可能并不完美,但肯定比方案1中更好)。

我进行了快速仿真,以显示在理想的设置中具有2ns偏斜的两种端接方案的效果。自己看看它有什么不同。

方案#1 仅差分模式终端的方案1。

方案#2 带有差分和共模终端的方案2。

更新:

我在撰写此博客文章时有更多详细信息:

http://www.ee-training.dk/tip/terminate-a-twisted-pair-cable.htm

更新2:

我将方案1的地块换成正确的地块。猜猜您不会注意到差异,但是模拟未正确完成。


现在听起来合理+1
Andy又名

@安迪又名:谢谢。显然,我不确定您具体情况下的解释是什么,但这可以解释您所看到的。顺便说一句:如果您想了解更多细节,我在写博客时也使用了这个问题。虽然不确定在这里引用规则的确切方式。
罗夫·奥斯特加德

没问题 请链接该博客文章,我会读给Rolf
Andy,也就是

我已经读过博客,但是您的模拟在方案1中存在缺陷。我并不是说这会极大地影响答案的正确性,但是也许您可以重新考虑一下。您使用了哪个BTW模拟器?我很高兴尝试它是免费的!感谢您为此付出的努力,Rolf非常感谢。
安迪(aka Andy)2013年

我在此处和博客文章中都修复了50R-> 100R错误。感谢您发现错误。结果差别不大-可能是为什么我自己没有发现错误。模拟器是Cadence SigXplorer(=不免费)。如果您有很多时间,则应该可以对Spice做同样的事情。全面披露:Cadence赞助SigXplorer用于我在世界各地教授的SI课程。
罗尔夫·奥斯特加德

0

一个潜在的问题是EMI-在选项1中,您实际上要创建一个电磁环形天线,该天线会比在选项2中通过电阻接地产生更多感应噪声的方式吸收更多的噪声。


使用双绞屏蔽电缆怎么可能。以及为什么选项2会有所不同?
Andy又名

许多EMI滤波器的有效性取决于接地的紧密程度。对于选项1,即使您有双绞线,也有50m的电缆一定会捡到一些垃圾。在第2种情况下,大部分垃圾通过电阻器接地。选项1的另一个问题是,由于运放输入不正确,它会沿着50 m电缆传输任何类型的信号。
Yuriy

1
我不明白您为什么提到EMI滤波器-这是在接近完美环境的情况下将电缆放在卷盘上的实验室测试。我在寻找理论上的原因1或2中选择结束时,电缆可能更好的歪斜执行
安迪又名
By using our site, you acknowledge that you have read and understand our Cookie Policy and Privacy Policy.
Licensed under cc by-sa 3.0 with attribution required.