Questions tagged «iir»

我正在尝试在我的Spartan-3开发板上使用DSP。我用一块旧主板上的芯片制作了一个AC97板，到目前为止，我可以用它来做ADC，将样本乘以<1（减小音量），然后再乘DAC。 现在，我想做一些基本的DSP工作，例如低通滤波器，高通等。但是我对数字表示感到困惑（例如整数？定点？Q0.15？溢出还是饱和？）。 我只是想要一些实际的简单过滤器的示例代码来入门。没有高效，快速或类似的功能。只是在VHDL中实现的理论滤波器。 我一直在搜索，但我只是找到理论公式-我明白了，我不了解如何处理从ADC获得的带符号的16位，48KHz音频样本。我一直在使用这些库：http : //www.vhdl.org/fphdl/。如果我将样本乘以0.5、0.25等，则可以听到差异。但是更大的滤波器只会给我带来噪音。 谢谢。

11 fpga  vhdl  dsp  iir  fir 

我很难理解IIR在实践中“无限”的含义。理论上，脉冲响应用于反馈。

11 filter  iir 

我需要为数据采集电路实现一个简单的低通滤波器（使用拉伸导电织物作为电阻传感器）。各种来源都建议，实现此目的的最佳方法是使用过滤器设计软件。 我还没有找到我喜欢的过滤器设计工具（计算器）。我发现的在线网站存在错误/令人讨厌。最好的解决方案是带有可与Mac OS X一起使用的漂亮GUI的解决方案。或者，也可以使用Unix / Linux解决方案。Windows对我来说是个禁忌。 我找到了此列表：http : //www.circuitsage.com/filter.html 编辑：我现在正在使用这个基于Web的工具，专门用于有源滤波器（由于它们在低频下更稳定，因此更适用于传感器）。

11 design  filter  software  tools  iir 

这个问题是关于使用非常具体的标准在带有DSP Slice的FPGA中实现IIR滤波器的。 假设您要制作的滤波器没有正向抽头，只有1个反向抽头，其公式如下： ÿ[ n ] = y[ Ñ - 1 ] ⋅ b 1 + X [ Ñ ]y[n]=y[n−1]⋅b1+x[n]y[n] = y[n-1] \cdot b1 + x[n] （见图片） 以Xilinx的DSP48A1芯片为例-大多数硬IP DSP芯片都是相似的。 假设您有每个时钟以1个样本输入的模拟数据。我想设计一个在采样时钟上同步运行的IIR滤波器。 问题在于，为了以最大速率运行DSP Slice，您不能在同一周期上进行乘加运算。这些组件之间必须有一个管道寄存器。 因此，如果每个时钟有1个新样本，则每个时钟将需要产生1个输出。但是，在此设计中产生新的时钟之前，需要先前的输出2个时钟。 显而易见的解决方案是要么以双时钟速率处理数据，要么禁用流水线寄存器，以便您可以在同一周期内进行乘法和加法。 不幸的是，如果说您以全流水线DSP Slice的最大时钟速率进行采样，那么这两种解决方案都不可行。还有其他方法可以构建吗？ （如果您可以使用任意数量的DSP Slice设计可以以一半采样率运行的IIR滤波器，则可加分） 目标是在Xilinx Artix FPGA中为1 GSPS ADC运行补偿滤波器。当完全流水线化时，他们的DSP Slice可以运行在500 MHz以上。如果每个时钟有1个样本的解决方案，我想尝试扩展每个时钟2个样本的解决方案。使用FIR滤波器，这一切都非常容易。

9 fpga  filter  dsp  iir