我们可以使用数字抗混叠滤波器吗？

我正在开发一个在ADC输入端没有抗混叠滤波器的电路板。我可以选择使用RC +运算放大器电路实现自己的滤波器。但是，在通过ADC采样并在数字域中进行处理之后，是否还可以实现抗混叠滤波器：数字抗混叠滤波器？

只是为了支持Matt的回答并提供更多详细信息：

大多数现代ADC在数字领域中执行大部分艰巨的抗锯齿工作。原因是数字滤波器倾向于产生更少的副产品，而成本却低得多。实际的链为：

• 模拟输入。
• 模拟抗混叠滤波器。
• 过采样（例如8倍）。
• 数字抗混叠滤波器。
• 抽取（减少到1x）。
• 数字输出。

进一步说明，请考虑以下内容：

• 音频以44100Hz采样。
• 这提供了22050 Hz的奈奎斯特频率。
• 任何高于24100 Hz的频率都将混叠回到可听范围（低于20kHz）。
• 20000Hz至24100大约是一个八度音阶。
• 即使使用陡峭的80dB / 8ve滤波器，您也只能将混叠频率降低20dB。

但是使用8倍过采样：

• 音频以352.8kHz（44.1kHz x 8）采样。
• 奈奎斯特为176.4 kHz。
• 只有高于332.8kHz的频率才会镜像到可听范围。
• 那大约是四个八度。
• 因此，您可以应用24dB / 8ve模拟滤波器将混叠频率降低96dB。
• 然后过采样。
• 然后在20kHz至24.1kHz之间应用线性相位数字滤波器

在下面这本书是为这些样的东西一个优秀的，清晰的资源。

不，这没有道理。假设您的ADC采样率为1kHz。一旦输入到ADC中，一个100 Hz正弦波和一个900 Hz正弦波将产生完全相同的数字采样序列-但您希望通过前者并衰减后者。当输入相同的输入时，您如何期望数字滤波器产生不同的输出？

唯一可行的方法是在ADC允许的速度下对输入信号进行采样，然后在数字域中将其下采样至目标采样率-但除非浪费CPU周期，否则最好使用模拟信号。上游过滤。

我同意pichenettes的回答，但我想补充一点，使用简单廉价的低阶模拟抗混叠滤波器并在数字域中进行其余的抗混叠滤波是很常见的做法。当然，这意味着您没有以最大采样率进行处理，而是在数字抗混叠滤波器之后进行了下采样。总结：

1. 当然，您需要一个模拟抗混叠滤波器。

2. 如果您可以对信号进行下采样，则模拟滤波器可以保持非常简单。在这种情况下，您可以在数字域中进行更多的混叠去除（降采样之前）。