实际后果

背景

电路复杂度定义为使用无界扇入 AND，OR和NOT 构建的有界深度和多项式大小的一组电路族（即，电路序列，每个输入大小一个）。 $AC^0$

奇偶函数与位输入等于在输入的位的异或。 $\oplus$ $n$

在电路复杂性方面得到证明的第一个电路下限是：

[FSS81]，[Ajt83]：。 $\oplus \notin AC^0$

问题：

令为可以使用诸如晶体管之类的电子部件使用深度和多项式大小的电子电路计算出的函数类别。（我的名字叫，如果您知道这个更好的名字，请告诉我）。 $EC^0$ $EC^0$

实际上，我们可以使用电路计算吗？ $\oplus$ $EC^0$

无限扇入与/或运算如何？我们可以在计算它们吗？ $EC^0$

请问有任何实际的后果？是在实践中很重要？ $\oplus \notin AC^0$ $AC^0$

为什么对（理论上的）计算机科学家很重要？ $\oplus \notin AC^0$

注意：

这篇文章包含一些有趣的问题，但是OP出于某种原因似乎拒绝使该文章更具可读性并纠正其中的误解，因此我从中重新发布了问题。（编辑原始帖子会比较容易，但是如果可以大量编辑其他用户的帖子，目前尚无协议。）

有关：

奇偶校验和 $AC^0$
为什么奇偶校验在不重要？ $AC^0$ （计算复杂性博客）

— 卡韦
source

是BOOLEAN电路的族，如

但有扇入。我对电路的复杂性了解不多，所以我不知道电子是否等于布尔值。但是，从计算机体系结构中我知道，所有门都可以使用晶体管来实现。由于您有一个有限扇形，我想您也有一定数量的晶体管，因此您不会违反有限深度和多项式大小。

N C^{0}

$NC^{0}$

A C^{0}

$AC^{0}$

— chazisop 2010年

@chazisop：所有布尔函数都可以使用AND / OR / NOT实现，关键是实现的形式是否必需，即多项式很多部分和边界深度。注意，可以使用扇入2个AND / OR门来定义

，但是电路中门的交替数目应为界。（如果文献中尚未定义电子电路的深度，我可能需要更仔细地定义。）

A C^{0}

$AC^0$

— Kaveh，2010年

从我记得的我的本科建筑课程的内容（读的内容不多）来看，计算机中的实际电路不是非循环的-它们具有反馈回路和状态，并且也许可以更好地建模为有限自动机。在我看来，如果关于

结果与可应用于笔记本电脑的结果之间存在脱节，这是关键区别，而不是使用晶体管来实现与门。

A C^{0}

$AC^0$

— 亚伦·罗斯

@Aaron：我也不太记得，但是我认为循环主要用于触发器和顺序系统之类的存储元件。我认为将电路复杂性与逻辑 / 数字电路（特别是组合系统）联系起来并不困难，问题是如何将深度和扇入等概念与由晶体管制成的电子电路联系起来。也许我应该在Physics.SE上询问它。

— 卡夫

@Tsuyoshi Ito：谢谢。我只是在Wikipedia上进行检查，似乎可以使用线性NMOS轻松实现无限制的AND和OR门。电路的结构很简单，并且不会随门的输入数量而变化。另一方面，由NMOS晶体管制成的XOR电路似乎更复杂，我不知道随着扇入的增加，缩放比例是否很好。

— 卡夫

Answers:

我不是电气工程师，而是搜索有关奇偶门开关电路的在线专利，所有提案（我直到1970年代末才发现专利）都在讨论尺寸与深度的问题。我研究过的所有三项专利都基于fanin-2门提出了对数深度的解决方案。因此，第一个问题的答案可能是“否”。

JJ Moyer：奇偶校验切换电路，美国专利US3011073，1961年

AF Bulver等：n输入奇偶校验功能的“与非”门实现，美国专利US3718904，1973

PJ Baun，Jr .：奇偶电路，美国专利US4251884，1981年

— 赫尔曼·格鲁伯
source

确实非常有趣。

— Antonio E. Porreca 2010年

约翰，你怎么了？您正在尝试争论没人能声称的事情。没有人说奇偶校验下限对使用除定理适用的电路以外的电路（即AC ^ 0电路）进行XOR计算带来了一些基本限制。这里没有隐藏的假设或隐含的含义。特别是，我们都知道，例如，即使采用恒定扇入，也可以使用对数深度的多项式大小的NAND电路来计算XOR。

香农的报价在很大程度上也没有关系。没有迹象表明他甚至怀疑恒定深度的AND-OR电路需要具有指数大小才能计算奇偶校验。当然，他可能已经猜到了，因为很容易猜到这在解决问题一段时间后应该是正确的，但是那又是什么呢？

您完全没有意识到这一点：证明下界极其困难，我们必须从最简单的模型入手。从本质上讲，这是第一个电路的下限，这些技术带来了许多有趣的想法（包括学习理论等其他领域），尽管结果似乎是合理的，但该证明是有见地的，一点也不琐碎。

结果看起来很直观的事实并不能使其变得显而易见。如果您认为是，请提供一个奇偶校验不在AC ^ 0中的证明。所有人都知道，P在此问题上也不等于NP，但是没有人可以证明。

您在其他线程中对NAND门的抱怨也没有道理。该下限对于由NAND门构建的恒定深度电路同样适用，因为它们基本相同。选择使用AND，OR，NOT陈述结果只是为了方便。因此，按照您的喜好，这可能是一个实际的应用程序：计算奇偶校验的NAND门的恒定深度电路需要指数大小。即使这不是最重要的，它也确实有实际的限制。它说，用于大量 n输入的小型XOR电路必须具有随n增长的深度或除NAND之外的门。你为什么不满意呢？

您声称电路深度在现实世界中不是问题，这也极具误导性，因为深度与时间和时钟可以工作的最大频率直接相关。

顺便说一下，CS社区非常了解EE布尔电路理论，并以此为基础，这与您的主张相反。

— 大卫
source

感谢您的回答，但是您回答的很大一部分是针对johne的评论，而不是针对我的问题的评论。我了解您可能已将其发布为答案，因为您无法发表评论，但我不希望这个问题变成你们两个人之间的讨论，所以请您将答案中指向他的部分移至相关问题上由他发布？（或对meta的讨论）在此先感谢。

— 卡夫

$1.62^2$ $3.82^2$

CMOS技术逻辑电路结构

$s = a \oplus b \oplus c_{in}$

高速，低功耗8T全加法电池

全加法器和汉明ECC电路（通常在关键路径中）是找到高速，紧凑的XOR / XNOR门的好地方。

同样，电路深度的问题在VLSI同步逻辑中通常也不重要。任何后果的唯一深度就是关键路径，该路径定义了最大时钟周期。绝大多数组合逻辑在关键路径的一小部分时间内传播其结果。某些组合逻辑需要通过散布在芯片上的多个区域，因此往往会出现关键路径。

$n$ $O(1)$

$AT^2 = \Omega(n^2)$

VLSI实现的复杂性和布尔函数的图形表示及其在整数乘法中的应用

这来自计算复杂性博客：

这就提出了一个问题：现实世界中的某些人是否真的想为奇偶性构造多尺寸的恒定深度的无界范宁AND-OR-NOT电路，这个结果是否告诉他们为什么不能这样做？

$2^n/n$

$\lambda(3) = 8$

$X \oplus Y \oplus Z = X(YZ+Y'Z') + X'(YZ'+Y'Z)$

$\mu(3)$

$X_1 \oplus X_2 \oplus \ldots \oplus X_n$

$4(n-1)$

— 约翰
source

Tahnks johne给出了答案，但现在我的时间有些短缺，但是当我找到一些空闲时间时，我会更仔细地阅读您的答案，并查看您所链接的文章。我也一直在与EE部门的一些朋友交谈，并且学到了一些我将发布的有趣的事情。

— 卡夫