Questions tagged «architecture»

如EE.SE中所使用的，它描述了物理拓扑以及在给定区域内路由电源，地线，数据和控制线的技术。这可能是CPU / MPU，电路板或水池周围的LED照明。电气参数和物理（对象）约束最终决定了最有效，最安全的布局。术语“体系结构”只有在通过示意图，图表，蓝图定义之前，才具有比例（大小）。

10
为什么没有256位或512位微处理器？
在8位微处理器中，其数据总线由8条数据线组成。在16位微处理器中，其数据总线由16条数据线组成，依此类推。 为什么既没有256位微处理器又没有512位微处理器？他们为什么不简单地增加数据线的数量并创建一个256位微处理器或512位微处理器？ 阻碍创建256位微处理器或512位微处理器的障碍是什么？
5
为什么更多的晶体管=更多的处理能力？
根据维基百科，处理能力与摩尔定律密切相关： http://en.wikipedia.org/wiki/摩尔定律 可以便宜地放置在集成电路上的晶体管数量大约每两年翻一番。这一趋势持续了半个多世纪，预计直到2015年或更晚才停止。许多数字电子设备的功能与摩尔定律紧密相关：处理速度，存储容量，传感器，甚至是数码相机中像素的数量和大小。所有这些也在以（大约）指数的速度提高。 作为在计算机体系结构方面具有一定背景的人，我不明白为什么在CPU中增加更多的晶体管会增强其功能，因为最终，指令大致按顺序读取/执行。谁能解释我缺少的那一部分？
5
如何设计自己的基于ARM的处理器？
我对如何设计自己的基于ARM的CPU有几个问题？ 一个人如何以ARM许可证开头并以准备好可焊接到板上的封装结束？ 我从ARM那里可以获得什么（我确信他们有多个可用的许可证选项-体系结构许可证（高通Snapdragon风格）和核心许可证（TI OMAP风格））？ 一旦获得ARM的“帮助”，我需要继续使用哪些工具？ 我要寄给工厂什么？ 我相信只有某些晶圆厂获得许可才能在硅晶片上蚀刻ARM内核。我对吗？ 作为一名学生，我可以负担得起在FPGA上执行此操作的能力吗？我如何获得类似这样的经验？
1
此棋盘格图案的目的是什么？
此千兆以太网NIC具有棋盘图案，该图案由蚀刻在PCB上的铜制成： 每个正方形都是电绝缘的。添加这些有什么意义？由于成本方面的考虑，我认为PCB并未填充铜平面，但是为什么不将其留空呢？
4
有哪些不同类型的计算机体系结构？
我正在阅读《计算系统的元素》一书。本书教了如何从头开始构建整个计算机。当我浏览有关计算机体系结构的章节时，我注意到所有内容都集中在冯·诺依曼体系结构上。我只是对其他什么架构以及何时何地使用它们感到好奇。 我只知道两个，一个是冯·诺依曼，第二个是哈佛。我也知道用于AVR uC的RISC。
6
从原始二进制代码中识别处理器类型？
并不是真的与芯片相关，但是希望我会从这里得到一些指导。 我有很多代码，但是我不知道它打算使用什么处理器。是否有可用的工具可以帮助我识别代码类型？哪些统计方法可以帮助您？字节分配？配对分布等？马尔可夫链也许？
3
VHDL：架构命名和解释
注意：我使用的是Xilinx的ISE，并且具有可与之配合工作的FPGA板（带有开关和指示灯等），到目前为止，我已经整理了一些简单的项目。同时，我正在阅读一些教程，以为自己的工作打下基础。 我已经看过参考资料中提到的各种实体及其体系结构，但是命名常常令人困惑。通常，而不是“建筑RTL的。”或“建筑结构的...”我会看到“架构富的......”，甚至“建筑拱形的......” 我意识到（迟来地）架构名称与实体命名一样任意，尽管有样式指南建议可以使用更一致的命名约定来避免此问题。这使我想到了几个问题： 看一个实体，如何在没有架构名称提示的情况下确定正在使用的实际架构模型？RTL，行为，结构……它们看起来与我的学习者的眼睛非常相似（假设我所看到的示例实际上是正确命名的）。一个简单但显而易见的示例将在这里有所帮助（或指向一个示例）。 如果为单个实体指定多个架构（据我所知是可能的），您是否只是在同一文件中为架构指定了不同的名称或...？ 架构名称是否仅限于给定的实体（也就是说，通过在多个实体上使用相同的架构名称，“命名空间”是否存在问题）？ 编辑：还有一个： 看起来RTL和行为之间是有区别的，但是如上所述，我在所看到的示例中并没有真正看到它（通常我只看到一种定义的体系结构）。一种架构比其他架构更常见吗？ 我一直在寻找的是一个全面而又简单的多组件项目（小组件），使用最佳实践（正确的命名，并非全部都塞入一个文件等）编写，但是我还没有找到。我发现精心制作的示例项目对于阐明基本原理和最佳实践非常有用。如果您知道这样的示例项目，我也将感谢您提供指向该示例项目的指针。（如果没有别的，也许一旦我弄清楚了，我就可以分享自己的一个...）
4
哈佛架构如何提供帮助？
我在读关于arduino和AVR架构的文章时，被困在一个问题上，即如何通过AVR中的哈佛架构引入来解决管道停顿或冒泡的问题。我的意思是哈佛所做的只是为数据存储器和程序存储器提供不同的存储位置。可以在没有操作员的情况下加载程序，但是如何解决上述问题呢？
3
32位48-96 Mhz微处理器的优势（例如Arduino Due）
想要改善这篇文章吗？提供此问题的详细答案，包括引文和答案正确的解释。答案不够详细的答案可能会被编辑或删除。 看来Arduino Due（基于32位，84 Mhz，基于ARM-Cortex-M3的SAM3X8E）已经发布了。 此外，显然，这一类别中有无数的处理器（32位/ 48-96 Mhz / ARM）以及相应的原型开发板： 恩智浦LPC1768 / mBed STM32 /发现 PIC32 /芯片套件 PIC32 /视差螺旋桨 LM4F120 / TI启动板 等等 我试图理解这些“中间”微处理器的吸引力，在我看来，它们似乎位于低端AVR / MSP430 / etc之间。（优点：价格便宜，低功耗，占用空间小）和高端ARM7 / etc（优点：每秒能够提供更多指令）。 在什么情况或方式下，基于32位/ 48-96 Mhz / ARM的微处理器是合适的选择？更具体地说，我想知道在低端8位微控制器或超高端ARM7处理器上，它们将在哪种应用程序或哪些参数中为设计提供最佳选择。
5
PIC32 vs dsPIC vs ARM与AVR，无论如何，当我们使用C语言编程时，体系结构是否重要？[关闭]
已关闭。这个问题是基于观点的。它当前不接受答案。 想改善这个问题吗？更新问题，以便通过编辑此帖子以事实和引用的形式回答。 2年前关闭。 我们目前正在使用32位PIC32单片机。它可以很好地满足我们的需求，但是我们也在探索其他微控制器，这些微控制器可以更好地适应我们的需求+我们还有其他项目正在选择MCU。为了这个目的，我们选择了基于ARM的SAM DA微控制器，它是相同的32位但基于ARM（在工业上比PIC32更流行）。 现在，对于PIC32，我们使用MPLAB，而对于ARM cortex-M0，我们将使用Atmel Studio。我们将在两个平台中使用C语言。我担心的是，我们将使用两个（来自同一公司的）32位微控制器，但它们的体系结构不同。这将要求我们学习两种不同的设备，并会增加“学习曲线” +交付时间。但是另一方面，我也认为，既然我们将在两种情况下都使用C语言，那么ARM的学习曲线就不应该被人听到，也值得探索该处理器。 我的主要问题是，当我们使用C语言编程时，该体系结构有多大的差异，因为它提供了micrcontroller内部的抽象。而什么是MPLAP和爱特梅尔Studio中的主要区别，考虑到C语言编程。
7
为什么微控制器中的数据路径总是2倍的幂？
微控制器的数据路径始终是2宽的幂：4位，8、16、32位等。即使使用12位宽指令的PIC也是8位控制器。为什么？这有设计上的优势吗？12位数据总线或7位控制器有什么问题？ 编辑 7位的含义不大，但这正是让我想到这个问题的原因。答案参考了8位的传统。但是16位不是8位，而24位可以处理8位数据和16位，对吗？他们为什么跳过24位而转到32位？
By using our site, you acknowledge that you have read and understand our Cookie Policy and Privacy Policy.
Licensed under cc by-sa 3.0 with attribution required.