Questions tagged «fpga»

据我了解，对FPGA进行编程的过程分为两个部分： 将硬件描述编码为FPGA可以理解的位（即编写一些HDL并进行编译） 将编译后的HDL加载到FPGA上。 我的问题是：“ FPGA对编译后的HDL有何作用？”。目前，我认为FPGA是“可模制的硬件”，可以在其中将导线和逻辑门模制为所需的任何东西。一件好事是可塑性是永久性的：FPGA可以重新编程。 FPGA如何解释编译后的HDL？如何实现永久成型性？

13 fpga  hdl 

我正在研究FPGA开发板的原理图。我注意到，许多别针在方括号之间都有一个数字。我附上原理图一部分的屏幕截图，这些数字用绿色圈出。此外，在绿色圆圈的右侧，名称前有一个带有[2,5]的图钉。 我想问一下你是否知道这是什么意思。

12 fpga  schematics 

已关闭。这个问题需要更加集中。它当前不接受答案。 想改善这个问题吗？更新问题，使其仅通过编辑此帖子来关注一个问题。 2年前关闭。 我对知识产权（IP）内核的理解是，它们是特定的FPGA或ASIC电路布局或设置，旨在出售给一般用途。 什么是软，硬和硬IP核？

12 fpga  integrated-circuit  asic 

我知道，严肃的硬件公司可以制造自己的板，但是“在生产中”使用开发板的缺点是什么，即将PCIe卡放入服务器并对其进行计算？

12 fpga  development 

关闭。这个问题是题外话。它当前不接受答案。 想改善这个问题吗？ 更新问题，使其成为电气工程堆栈交换的主题。 4年前关闭。 我想从FPGA开始，但是以前从未使用过。 我想要一个便宜的工具包，但我不知道从哪里开始。我可以找到便宜的板子，但后来我找不到有关程序员或编译器的信息，所以希望您能提供帮助。 我想要一些真正便宜的东西（最高$ 30- $ 40），优先使用一些非专有的编程和调试方式（也许是JTAG？），它能够使用WinCUPL或VHDL之类的语言进行编程。 我发现Diligent Cmod板在另一个线程上具有Xilinx CPLD，但找不到如何编程/调试（涉及软件和额外的硬件）。

12 fpga  vhdl  jtag 

关闭。这个问题是题外话。它当前不接受答案。 想改善这个问题吗？ 更新问题，使其成为电气工程堆栈交换的主题。 2年前关闭。 您会推荐什么样的书名来开始使用FPGA和VHDL？ 编辑 我注意到一些推荐的书籍可以追溯到1996年。我可以想象所提到的设备将严重过时，但是从那以后VHDL是否也有了很大的发展？

12 fpga  books  vhdl 

我目前正在开发Super OSD（一个屏幕显示项目）。http://code.google.com/p/super-osd包含所有详细信息。 目前，我正在使用dsPIC MCU来完成这项工作。这是一个非常强大的DSP（40 MIPS @ 80 MHz，三个寄存器的单周期操作和一个MAC单元），而且重要的是，它采用DIP封装（因为我正在使用面包板对其进行原型制作。）实际上，要在OSD上充分发挥性能的作用-芯片在输出级上每个像素大约有200ns或10个周期，因此该部分的代码必须进行非常优化（因此，它始终会被写入部件。） 现在，我正在考虑为此使用FPGA，因为由于这种芯片的并行架构，可能有一个运行OSD的简单逻辑程序。绘图线和算法代码之类的事情将由MCU处理，但实际输出将由FPGA完成。还有一些简单的事情，例如设置像素或绘制水平和垂直线，我想集成到FPGA上以提高速度。 我有一些问题： 它会花费更多吗？我发现最便宜的FPGA的价格约为5英镑，而dsPIC的价格则为3英镑。所以它会花费更多，但是要多少呢？ dsPIC装在SO28封装中。我不想超过SO28或TQFP44。我见过的大多数FPGA都采用BGA或TQFP> 100封装，由于剪力大小以及我自己焊接的困难，目前暂时无法选择。 FPGA使用多少电流？dsPIC解决方案当前消耗约55mA +/- 10mA电流，目前还可以。FPGA会消耗更多还是更少？它是可变的还是像dsPIC一样是静态的？ 我至少需要12KB的图形内存来存储OSD图形。FPGA的芯片上有这种存储器吗？还是只有外部芯片才有？

12 fpga  pic  microcontroller 

我正在寻找一个便宜的板子，我想知道是否可以在其中安装Picoblaze，LEON，S1或OpenRISC内核。有什么办法说吗？

12 fpga  picoblaze 

我正在做一个大型FPGA设计，并且我非常接近当前使用的FPGA的资源限制，即CSG225封装中的Xilinx LX16。 该设计几乎也已经完成，但是目前它已不再适合FPGA。我可以关闭零件使其适合，但是我需要减少资源使用量才能完成设计并使其符合时序和尺寸要求。 我想知道我们的报告中是否有任何工具可以帮助我确定设计中哪些部分消耗的资源最多。我的设计未分区，而是划分为大约十二个或更多的VHDL模块。 Xilinx时序报告非常棒，但是现在我需要知道在节省空间方面我能得到最好的回报。 我也很难告诉我我将要用尽哪种类型的资源，或对那些资源有什么影响。 另一个烦人的是，随着设计的扩大，用于满足时序要求的组件开始出现故障，因为它们的放置不再理想。 当前，我使用“放置后和路线静态”时序报告，并使用SmartXplorer。我正在使用设计策略来优化时序。 在关闭我的设计的一部分以使其适合之后，下面是一些结果： 切片寄存器利用率：42％切片LUT利用率：96％完全使用的LUT-FF对的数量：38％这是否意味着我对寄存器比较轻，但对门的使用却很繁重？ 是否有工具可帮助开发人员针对区域进行优化，或者至少使他们对自己的代码有更深入的了解？ 更新： 查看了模块级别的利用率后，我发现我在整个地方都有小的胶水异步fifo，大约占所有LUT的30％。我将它们用作高速总线的跨时钟域胶水。我应该能够消除这些问题，因为时钟紧密相关。（120 MHz输入，通过DCM产生100 MHz和200 MHz）

11 fpga  vhdl  xilinx  spartan  optimization 

在有关以下问题的答案的评论线程中：VHDL实体中的输出错误： “使用整数时，您无法控制或访问FPGA中的内部逻辑表示，而SLV则使您可以完成一些技巧，例如有效利用进位链” 因此，在什么情况下您发现使用位表示向量比使用整数 s来访问内部表示更简洁？您测量了哪些优势（在芯片面积，时钟频率，延迟或其他方面）？

11 fpga  vhdl 

我正在考虑将我的产品中的FPGA从小型Spartan3A-200升级到中小型Spartan6。Spartan6s实际上更便宜，而我的200已经快过头了。在这一点上设计另一个Spartan3A似乎是一个错误。 我的（与油田相关的）产品可能会运到任何地方。因此，我真的不想犯重大错误，例如在下一个设计中使用受控技术。 这些FPGA基于几年前绝对先进的技术。我记得某些处理器曾经受到出口限制，所以我担心Spartan6s可能会受到限制。 我一直在寻找有关ITAR等出口限制所涵盖的一般FPGA或组件的信息，而没有发现任何确定的内容。它看起来仅适用于空间有限的芯片。（在这种情况下总是提到）。 我该如何告诉我可以出口什么？

11 fpga 

我正在设计用于通过FPGA驱动7个DAC的电路和PCB。（DAC是AD9762） 是否可以通过FPGA的单个时钟输出（来自PLL输出引脚）来驱动所有7个DAC上的时钟输入？还是那是灾难的秘方？ 这将是一个最大的单端时钟。频率 125 MHz 还是应该在每个DAC时钟输入之前使用时钟缓冲器来缓冲时钟？ 如果是这样，这是否是一个不错的时钟缓冲区？（NB3N551） 有更好的我可以使用的吗？ 编辑：对不起，我应该提到：所有DAC都将在5“ x5” PCB上，通过短（几英寸）带状电缆连接到FPGA板上。 Edit2：如果我可以重新表述这个问题：如果我负担得起时钟缓冲器的空间和成本，是否有潜在的负面影响？还是那是这样做的安全方法？

11 pcb  fpga  digital-logic  analog  clock 

关闭。这个问题是题外话。它当前不接受答案。 想改善这个问题吗？ 更新问题，使其成为电气工程堆栈交换的主题。 去年关闭。 这是我对FPGA的首次研究，但在软件开发方面具有丰富的背景。想购买一块板子以学习，但是最终希望能够运行80年代早期基于Z80的计算机（想想我说的TRS80型号）。 我一直在研究Spartan 3E和Spartan 6板，但不确定性能/容量上的差异。 我在想的是这样的： 足够的空间用于： 使用opencores T80软核模拟Z80。 模拟板载外围设备，例如视频控制器，声音控制器（简单的1位），软盘控制器 也许几个picoblaze控制器使用板载按钮来选择软盘图像等... VGA连接器（16色就足够了，256红利） PS2键盘连接器 板载闪存足以容纳许多虚拟软盘映像和系统ROM（16Mb应该足够） 在板载显示器上，LCD会不错，4x7段LED可能就足够了。 某种闪存卡插槽会很好，但不是必需的。 电源连接可能会通过电源组来切断主电源。 这些是我目前正在考虑的董事会： Nexys™3 Spartan-6 FPGA板 Spartan 3E入门板 Spartan 3E-1600开发板 Basys™2 Spartan-3E FPGA板（500K）+ 16M闪存pMod Basys™2 Spartan-3E FPGA板（1200K）+ 16M闪存pMod 编辑：只是注意到Basys没有板载RAM，所以我仅限于FPGA RAM-不理想。 我不确定的主要事情是加载T80软核后还会剩下多少空间。任何建议，不胜感激。

11 fpga  picoblaze 

已锁定。该问题及其答案被锁定，因为该问题是题外话，但具有历史意义。它目前不接受新的答案或互动。 我距离完成我的第一门大学数字逻辑设计课程还有两个星期的时间，而且显然不会有期末考试，只是一个乏味的期末考试。 因此，正如任何好奇的学生会做的那样，我研究了FPGA的实际含义以及在课堂上我一饱眼福。而且我决定完成一个简单的FPGA项目。我正在使用Basys2 Spartan-3E FPGA，并且对数字逻辑很熟悉，并且使用ISE来推动逻辑门，但是我不知道VHDL / Verilog（我敢肯定我会很容易地将其拾起）。 有没有人对初学者有任何项目构想？我做了很多实验室演示，但是没有什么花哨的。

11 fpga  design  vhdl  verilog 

我正在尝试在我的Spartan-3开发板上使用DSP。我用一块旧主板上的芯片制作了一个AC97板，到目前为止，我可以用它来做ADC，将样本乘以<1（减小音量），然后再乘DAC。 现在，我想做一些基本的DSP工作，例如低通滤波器，高通等。但是我对数字表示感到困惑（例如整数？定点？Q0.15？溢出还是饱和？）。 我只是想要一些实际的简单过滤器的示例代码来入门。没有高效，快速或类似的功能。只是在VHDL中实现的理论滤波器。 我一直在搜索，但我只是找到理论公式-我明白了，我不了解如何处理从ADC获得的带符号的16位，48KHz音频样本。我一直在使用这些库：http : //www.vhdl.org/fphdl/。如果我将样本乘以0.5、0.25等，则可以听到差异。但是更大的滤波器只会给我带来噪音。 谢谢。

11 fpga  vhdl  dsp  iir  fir