2
走线长度公差计算-高速PCB设计
我必须将视频格式转换器与ADC IC接口,该IC将RGB模拟数据转换为数字。该ADC与转换器之间的连接是一条20位数据总线,其时钟频率约为170MHz。由于我具有PCB面积限制,因此无法完美匹配此数据总线的走线长度。我听说根据频率有匹配的走线长度公差,这样就不会损坏目的地的信号采集。 我的问题是如何计算高速PCB设计中的走线长度公差?(在差分对路由和高速数据总线路由中)
高速设计涉及设计工作在高频下的电路,其中诸如路径电感之类的副作用会产生重大影响。