Questions tagged «high-speed»

高速设计涉及设计工作在高频下的电路,其中诸如路径电感之类的副作用会产生重大影响。

2
走线长度公差计算-高速PCB设计
我必须将视频格式转换器与ADC IC接口,该IC将RGB模拟数据转换为数字。该ADC与转换器之间的连接是一条20位数据总线,其时钟频率约为170MHz。由于我具有PCB面积限制,因此无法完美匹配此数据总线的走线长度。我听说根据频率有匹配的走线长度公差,这样就不会损坏目的地的信号采集。 我的问题是如何计算高速PCB设计中的走线长度公差?(在差分对路由和高速数据总线路由中)

4
了解可以通过电缆传输的最大速度
我正在尝试为USB3.0(+ 5gbps)采购FFC / FPC电缆。这使我想到了信号传输的问题。我是这个主题的初学者。我知道您应该将PCB上的阻抗与连接器/电缆相匹配,以最大程度地减少反射。 我想知道如何判断可以通过电线传输的信号的速度。具体来说,哪种电缆参数会影响传输速度?任何帮助表示赞赏。

1
补偿DDR3路由中的不平衡通孔计数
我正在采用平衡T配置的533Mhz时钟速度的DDR3布局。我目前无法使用等量的过孔(数量有限的+1)来路由地址/ ctrl行。所有线路均已在20密耳内路由到相同的长度。 我计算出我的过孔延迟为68皮秒,相当于这些线的有效长度的整个厘米差,电路板的传播速度已分别计算为每厘米外部/内部54ps和69ps。在533Mhz处,信号在半个周期内传播13.6厘米至17厘米(取决于内部/外部层),这对于这些线路而言大约是6-7%的偏斜。 我可以依靠DQS并进行水平校准来吸收有效长度上的这种差异吗?还是应该使用额外的过孔将线距减少一厘米?
8 high-speed  via  ddr3 
By using our site, you acknowledge that you have read and understand our Cookie Policy and Privacy Policy.
Licensed under cc by-sa 3.0 with attribution required.