Questions tagged «logic-gates»

是否有任何算法可以确定带有NAND或NOR门的最小数量 给定数量的输入 补充输入的可用性/不可用性 实现布尔表达式所需的吗？我们可以通过Karnaugh映射获得最小的AND-OR形式作为素数蕴含量（据我所知，Quine-McCluskey算法确定性地获得了它们）。对于NAND或NOR实现，是否也存在类似的技术？至少，即使没有找到实际的图，这种技术也应该确定所需的NAND / NOR门的最小数量？ 在主要牵涉者上应用德摩根定律似乎不是确定性的， A ⊕ B = A'B + AB' = ((A'B)'(AB')')' [5 NAND gates] A ⊕ B = (AB + A'B')' = ((ABAB+ABB') + (A'AB+A'B'))' = (AB(AB+B') + A'(AB+B'))' = ((AB+A')(AB+B'))' = (((AB)'A)'((AB)'B)')' [4 NAND gates by reusing (AB)']

9 logic-gates  boolean-algebra 

我想知道逻辑门是否可以用于包含微控制器的电路中？在某些情况下，模拟逻辑门比微控制器更受青睐吗？微处理器和控制器的时代。

9 microcontroller  logic-gates 

逆变器（逻辑门）的符号通常是左下方所示的符号。但是我有时看到右下方显示的符号。（例如，请参见此答案中的最后一张图片。）这些符号差异代表什么？

8 logic-gates  symbol 

换句话说：如果我们交换A和B，Q在直流和瞬态分析中的表现会完全一样吗？

8 digital-logic  logic-gates  cmos  spice  nand 

请客气。我有一个来自不同工程领域的棘手且重要的问题，其答案在电气工程领域可能是众所周知的。我在StackOverflow上问了类似的问题 假设我有一个包含5个输入和1个输出的真值表。我使用了Espresso算法（例如Logic Friday）来最小化表格并编写一些有效的VHDL。一切正常。 我不想将真值表最小化并映射到与非门，而是想映射到任意三元逻辑函数。我对多值逻辑不感兴趣，但是对具有3个输入变量的逻辑函数不感兴趣。这些功能共有256种，而3-in NAND只是其中之一。这256个功能中的全部功能可能并不是全部有趣：一些功能减少到了2个输入变量同级。 问题：如何将真值表（例如，具有7个输入）映射到这些3合功能中的任何一个。做类似事情的工具会很棒，但是关于如何简化为任意三元函数的方法最好。 背景技术：现代CPU可以对512位寄存器（例如，指令vpternlog）执行任意三元逻辑运算，但是由于复杂性，编译器将其留给了程序员，程序员对如何对其进行优化一无所知。

8 digital-logic  logic-gates  boolean-algebra 

我在理解如何实现布尔函数方面遇到困难，尤其是考虑到我只能使用2：1的多路复用器，并且变量D作为残差变量时尤其困难。 函数如下： F(A,B,C,D,E)=∑(6,7,12,13,14,15,22,23,24,25,26,27,28,29,30,31)F(A,B,C,D,E)=∑(6,7,12,13,14,15,22,23,24,25,26,27,28,29,30,31) F(A, B, C, D, E) = \sum ( 6, 7, 12, 13, 14, 15, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31) 我创建了真值表，并使用卡诺图将函数最小化为： F(A,B,C,D,E)=AB+BC+CDE¯+CDEF(A,B,C,D,E)=AB+BC+CDE¯+CDE F(A, B, C, D, E) = AB + BC + CD \bar{E} + CDE 我还设法设计了一个16：1 MUX，其中A，B，C和E作为选择器，D作为残差变量。 我了解多路复用器的工作原理，并且完全有能力从现有的实现中导出真值表，但是我只是根本不了解如何获取真值表，卡诺图和最小化的SOP函数以及仅使用2：1来实现该函数MUX和D作为残差变量。 我不一定要直接回答，尽管很高兴看到。我对解释，算法或实际上可以帮助我自己提出实现的任何事物都更感兴趣。 我希望能够可视化功能与实现之间的联系，而不仅仅是学习如何在不理解其本质的情况下内心实现它。 感谢您的时间！ 编辑：虽然我理解了可接受的答案，但它是正确的答案，但随后我才需要对我的2：1多路复用器的数据线使用以下输入：逻辑0，逻辑1和变量D。变量A， …

8 multiplexer  logic-gates  decoder  boolean-algebra