Questions tagged «boolean-algebra»

人们如何意识到自己可以用电子学做逻辑？是否有第一个实现的轶事或记录？我想知道最初的“尤里卡”时刻。

34 logic-level  boolean-algebra  history 

非门，如果获得0（关闭）输入，则给出1（打开）输出。如果获得1（打开）输入，则返回0（关闭）输出。 现在，如果我可以将输出返回到非门的输入，那么会发生什么？如果门的输入为1，则输出为0，然后，如果门的输入为0，则输出为1。 这种情况听起来像是一种“自我矛盾”（自欺欺人）的物理模型 （例如当发烧袭击的孩子贝特朗·罗素正等待被他的兄弟愚弄，准备采取一切可能的trick俩时，贝特朗·罗素的兄弟完全不做傻瓜，使伯特兰成为愚人节；如果伯特兰的兄弟使用任何愚人pri俩，伯特兰将不会被愚弄，如果伯特兰的兄弟不使用愚人节，这意味着伯特兰已经他的兄弟愚弄了四月）。 现在，在称为“非门 ”的实际硬件的情况下会发生什么？ 我相信各种可能性； 门将始终保持为0（off）-输出。 门将始终保持为1（on）-output。 门将是“ PULSATING”；一旦输出1；在下一瞬间，在接收到1（开）信号后，它将发出零（关）信号，并且该循环将继续进行。这种振荡的频率将取决于电路组件的物理特性。 电路将受到损坏（由于某些异常电流，过热等），并很快永久停止工作。 在这些假设内会发生什么吗？ PS。我在上学的时候就在考虑这个问题，但是至今我还不知道如何在电路中组装非门，从何处购买等。我还无法通过实验进行测试。

24 digital-logic  logic-gates  boolean-algebra 

我有函数：f(x,y,z,w)=wx+yzf(x,y,z,w)=wx+yzf(x,y,z,w) = wx + yz 我发现其补函数为：f′(x,y,z,w)=w′y′+w′z′+x′y′+x′z′f′(x,y,z,w)=w′y′+w′z′+x′y′+x′z′f '(x,y,z,w) = w'y' + w'z' + x'y' + x'z' 我必须证明： 但我看不到该怎么做。f+f′=1f+f′=1f + f '=1 似乎没有什么可以抵消彼此的。 编辑 如所建议的，我现在使用了德摩根定理并发现了这一点： f+f′=wx+yz+(w+y)′+(w+z)′+(x+y)′+(y+z)′f+f′=wx+yz+(w+y)′+(w+z)′+(x+y)′+(y+z)′f + f' = wx+yz+(w+y)'+(w+z)'+(x+y)'+(y+z)' 但是在我看来，没有什么可以使我更接近的实现。f+f′=1f+f′=1f+f' = 1

15 boolean-algebra 

考试中我有一个问题未能解决： 我需要建立正在接收4比特数和返回的数字逻辑电路true，如果数字是0，7或14。我只有一个XOR门（2个输入），一个NOR（3个输入），一个NAND（2个输入）和一个3到8解码器。 我认为这个问题是无法解决的，我没有找到可以做到这一点的任何组合。知道如何解决吗？

14 digital-logic  circuit-analysis  logic-gates  boolean-algebra 

几天前，有人问我，为什么在数字逻辑中使用+而不是v符号作为布尔OR运算符很常见。 他的论点是，使用+OR 完全是反直观的，因为从一般用法/上下文中更有可能将其解释为AND。 来自Wiki：在逻辑和数学中，或者是真函数运算符，也被称为（包括）析取和交替。表示该运算符的逻辑连接词也称为“或”，通常表示为v或+。 我做了一些研究，想出了v标志的由来。它来自拉丁文“ vel”，意思是“或”。 总的来说，令人困惑的一件事是，+从历史的角度来看，这意味着“和”。根据这个和这个它是围绕1360和缩写拉丁文“ET”（“和”）类似的加号发明。 但是，我不知道是谁+在布尔代数中提出的，以及为什么它似乎v在数字逻辑/工程环境中更受欢迎。

14 digital-logic  logic-gates  boolean-algebra 

是否有任何算法可以确定带有NAND或NOR门的最小数量 给定数量的输入 补充输入的可用性/不可用性 实现布尔表达式所需的吗？我们可以通过Karnaugh映射获得最小的AND-OR形式作为素数蕴含量（据我所知，Quine-McCluskey算法确定性地获得了它们）。对于NAND或NOR实现，是否也存在类似的技术？至少，即使没有找到实际的图，这种技术也应该确定所需的NAND / NOR门的最小数量？ 在主要牵涉者上应用德摩根定律似乎不是确定性的， A ⊕ B = A'B + AB' = ((A'B)'(AB')')' [5 NAND gates] A ⊕ B = (AB + A'B')' = ((ABAB+ABB') + (A'AB+A'B'))' = (AB(AB+B') + A'(AB+B'))' = ((AB+A')(AB+B'))' = (((AB)'A)'((AB)'B)')' [4 NAND gates by reusing (AB)']

9 logic-gates  boolean-algebra 

请客气。我有一个来自不同工程领域的棘手且重要的问题，其答案在电气工程领域可能是众所周知的。我在StackOverflow上问了类似的问题 假设我有一个包含5个输入和1个输出的真值表。我使用了Espresso算法（例如Logic Friday）来最小化表格并编写一些有效的VHDL。一切正常。 我不想将真值表最小化并映射到与非门，而是想映射到任意三元逻辑函数。我对多值逻辑不感兴趣，但是对具有3个输入变量的逻辑函数不感兴趣。这些功能共有256种，而3-in NAND只是其中之一。这256个功能中的全部功能可能并不是全部有趣：一些功能减少到了2个输入变量同级。 问题：如何将真值表（例如，具有7个输入）映射到这些3合功能中的任何一个。做类似事情的工具会很棒，但是关于如何简化为任意三元函数的方法最好。 背景技术：现代CPU可以对512位寄存器（例如，指令vpternlog）执行任意三元逻辑运算，但是由于复杂性，编译器将其留给了程序员，程序员对如何对其进行优化一无所知。

8 digital-logic  logic-gates  boolean-algebra 

我在理解如何实现布尔函数方面遇到困难，尤其是考虑到我只能使用2：1的多路复用器，并且变量D作为残差变量时尤其困难。 函数如下： F(A,B,C,D,E)=∑(6,7,12,13,14,15,22,23,24,25,26,27,28,29,30,31)F(A,B,C,D,E)=∑(6,7,12,13,14,15,22,23,24,25,26,27,28,29,30,31) F(A, B, C, D, E) = \sum ( 6, 7, 12, 13, 14, 15, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31) 我创建了真值表，并使用卡诺图将函数最小化为： F(A,B,C,D,E)=AB+BC+CDE¯+CDEF(A,B,C,D,E)=AB+BC+CDE¯+CDE F(A, B, C, D, E) = AB + BC + CD \bar{E} + CDE 我还设法设计了一个16：1 MUX，其中A，B，C和E作为选择器，D作为残差变量。 我了解多路复用器的工作原理，并且完全有能力从现有的实现中导出真值表，但是我只是根本不了解如何获取真值表，卡诺图和最小化的SOP函数以及仅使用2：1来实现该函数MUX和D作为残差变量。 我不一定要直接回答，尽管很高兴看到。我对解释，算法或实际上可以帮助我自己提出实现的任何事物都更感兴趣。 我希望能够可视化功能与实现之间的联系，而不仅仅是学习如何在不理解其本质的情况下内心实现它。 感谢您的时间！ 编辑：虽然我理解了可接受的答案，但它是正确的答案，但随后我才需要对我的2：1多路复用器的数据线使用以下输入：逻辑0，逻辑1和变量D。变量A， …

8 multiplexer  logic-gates  decoder  boolean-algebra