Questions tagged «serpentine-trace»

我一直在阅读有关Raspberry Pi 的文章（TheMagPi eMagazine）；“一个ARM GNU / Linux盒子，售价25美元。” 在文章的第17页底部，它显示了Pi上的一个区域，在该区域中曲折曲折在直行曲折旁边，并带有说明文字： 轨道中的“摆动”确保信号电匹配，从而减少干扰和信号延迟。这对于高速视频数据和HDMI信号尤为重要。 我对电气工程的知识非常有限，所以也许这是一个非常简单的问题，但是为什么要将这些“摆动”并入PCB设计中？ 我意识到报价给了我一个答案，并且我有点理解由于电源线和同轴电缆彼此相邻运行而引起的干扰点，但是我很欣赏一些假设，因为他们很少了解会解释为什么会出现问题以及如何解决这些问题的知识。摆动帮助。例如，为什么木板不被摆动呢？

38 pcb  pcb-design  serpentine-trace 

在某些PCB设计上，特定的走线以奇怪的方式布线。这可能与我不熟悉的高频设计注意事项和一般信号行为有关。 让我们以这个PCB（在网络上的某个地方）为例。它显示了具有SATA路由和DDR2 RAM的PCIe卡的一部分： 我重点介绍了4个区域，这些区域属于异常的走线布局（从我的角度来看）。 这些形状应该达到什么目的？设计人员如何提出所需的模式？ 波形天线状布线的另一个示例。 这是相当罕见的。但是很明显，设计人员故意避免了45°走线。为什么？ 再次弯曲，迹线内有一个“脉冲”。这如何产生重大影响？ 那么，这种技术的用例和好处是什么？ 我希望将来进行PCB设计时能够将这些因素考虑在内。

29 pcb-design  routing  serpentine-trace 

它在引脚14上，该引脚是WM8761的主时钟输入（MCLK）：低成本立体声DAC。我猜这是要充当一个小型电感器？但是，为什么要在时钟输入上使用呢？

23 pcb  dac  inductance  serpentine-trace 

我和一位同事就高速信号长度匹配的不同方式进行了讨论和意见分歧。我们以DDR3布局为例。 下图中的所有信号都是DDR3数据信号，因此它们非常快。为了使您感觉到比例，图片的整个X轴为5.3mm，Y轴为5.8mm。 我的论点是，在图片的中间迹线中进行长度匹配可能不利于信号完整性，尽管这只是基于直觉，但我没有数据可以支持这一点。我认为，图片顶部和底部的走线应具有更好的信号质量，但同样，我也没有任何数据可以支持这种说法。 我想听听您的意见，尤其是有关此的经验。长度匹配高速走线是否有经验法则？ 不幸的是，我无法在我们的SI工具中对此进行仿真，因为它很难为我们正在使用的FPGA导入IBIS模型。如果可以的话，我会报告。

10 pcb-design  impedance-matching  high-speed  ddr  serpentine-trace 

我正在通过以太网连接对PCB进行布线，在确定如何最好地布线TX和RX差分对时遇到了一些麻烦。我已经完成了阻抗计算，以找出100 ohm差分阻抗所需的走线几何形状，并在电路板上进行了确认。但是，TX + / TX-和RX + / RX-对之间的长度有些不匹配（大约5mm）。因此，我正在使用“弯曲线技术”以最小化一对线迹的长度不匹配。 我的问题是，是否有一条经验法则或精确的计算方法可以弄清弯曲的线的几何形状？为了说明我的意思，请看一下附件-我为一对带有“松散”的弯折（图中标记为1）和另一对带有“紧”弯折（图中标记为2）的布线。哪一个更好，这到底有关系吗？我对“紧密的波形”的关注是由于反射引起的信号质量下降，因为波形接近90度角，大多数应用笔记强烈建议不要这样做。另一方面，“松散的花形”占用更多空间，因此我的差分阻抗会降低吗？ 谢谢，节日快乐！-伊戈尔

9 ethernet  differential  routing  controlled-impedance  serpentine-trace