Questions tagged «digital-logic»

我必须设计一个状态机，仅将NAND门用于组合部分，将D触发器用于顺序逻辑。一切都应以1GHz / 53的时钟频率运行。 现在，在您以“我们不会为您做功课”殴打我之前，让我告诉您，我花了几天的工作就报废了所有东西，然后又开始更严格地做所有事情。我想自己做，但是在项目的最简单部分中，我不断收到随机的，未定义的信号，这令人沮丧。 好的，首先，我有下图所示的状态机和真值表： 接下来是kmap： 由于对于D个触发器D = Q +，组合逻辑的布线（一旦将其构建到简化的块中）应该不会太难。 但是我的第一个问题出现在Q3 +的测试台上。为了简化信息，我在这里放一个我为Q3 +放在一起的快速图表： 在后面的文章中，您将看到在VHDL中，我实际上将输入in1Q3plus命名为in11Q3plus（11个输入），因为这不是最后一个块（最终的组合逻辑块由四个Q3 +，Q2 +，Q1 +，Q0 +块组成发出信号）。 因此，我必须使用NAND门来制作所有东西，这意味着我必须采用结构化方法。每个门基本上都基于NAND门，然后会增加复杂性（但是从AND门结构上只能写入AND，OR和NOT门）。然后，我有一个具有3个输入的“或”门，一个具有3个输入的“与”门和具有5个输入的“或”门（类似于逻辑图示例），每一个都基于先前的2个输入“与与”门。 直到Q3plus的每个测试台（上图）都可以工作。我的测试过程是为每个输入生成信号，以便可以在“模拟”窗口中方便地观看信号。例如，对于3输入与门，我具有以下信号： process begin a1 <= '0' ; wait for 4ns; a1 <= '1' ; wait for 4ns; end process; process begin b1 <= '0' ; wait for 8ns; b1 <= '1' …

11 digital-logic  vhdl  modelsim 

当可以使用单个反相器实现电路时，为什么在多路复用器中使用级联反相器。

11 digital-logic  integrated-circuit  multiplexer  inverter 

我已经阅读了Wikipedia文章三态逻辑，但还不够清楚。关于什么是三态电路，更简单的解释是什么？ 我们何时何地使用它？CMOS与三态电路有什么关系？

11 digital-logic 

我正在设计用于通过FPGA驱动7个DAC的电路和PCB。（DAC是AD9762） 是否可以通过FPGA的单个时钟输出（来自PLL输出引脚）来驱动所有7个DAC上的时钟输入？还是那是灾难的秘方？ 这将是一个最大的单端时钟。频率 125 MHz 还是应该在每个DAC时钟输入之前使用时钟缓冲器来缓冲时钟？ 如果是这样，这是否是一个不错的时钟缓冲区？（NB3N551） 有更好的我可以使用的吗？ 编辑：对不起，我应该提到：所有DAC都将在5“ x5” PCB上，通过短（几英寸）带状电缆连接到FPGA板上。 Edit2：如果我可以重新表述这个问题：如果我负担得起时钟缓冲器的空间和成本，是否有潜在的负面影响？还是那是这样做的安全方法？

11 pcb  fpga  digital-logic  analog  clock 

如果我使用的是74HC或74HCT系列中的IC，并且我没有使用所有的输入引脚，那么我知道不要将它们悬空，因为它们会悬空。但是，我该如何处理它们呢？不同选择的利弊是什么？ 例如，如果我使用具有四个AND门的74HCT08，而我只使用其中两个门，那么我应该如何处理其他两个门的输入？ 我在各个地方都看到过各种建议，例如... 将它们直接连接到Vcc 将它们直接连接到GND 通过上拉电阻将其连接至Vcc 通过下拉电阻将它们连接至GND 每个选项的优缺点是什么？哪个选项最适合稳定和低功耗？

11 digital-logic 

我正在开始我的EE学位。我必须购买myDAQ和套件。该套件列出了许多逻辑IC，我拥有其中的大多数，但我拥有的是74S而不是74LS系列。 74S IC的额外功耗会导致myDAQ出现问题吗？ 还是我需要硬着头皮购买零件？ （在digikey上，我不会在他们的愚蠢工具包上支付他们的加价）。 零件套件由诸如或，与，异或等...门组成，可在以下位置找到：https : //www.studica.com/us/en/NI/Hardware-Only/und-student-ni- mydaq-bundle-ee202-electric-lab / 796087.html 编辑 如果将来有其他人遇到这个问题，那么UND EE201L课程就没关系了。我们的扇出最少，大多数实验室只是使用指定的输入来创建指定的输出，并进行LED闪烁/打开/关闭。没有高速要求，我也没有驱动高电流负载，这只是逻辑门以及如何使用它们构建电路的介绍，因此我怀疑使用74S部件而不是74LS部件会是一个问题。不过，这是一次很好的学习经历，而myDAQ是一款不错的工具，可以容纳在我的工具箱中，因为我还没有一个质量函数生成器。以防万一，我使用台式电源而不是myDAQ供电

10 digital-logic 

假设我正在通过FM传输数据，其中0为2Hz，1为4Hz。没有输入时，发射器正在发射2Hz。如果我将收到的二进制文件输入微控制器的UART端口，微控制器将如何区分无数据和0？ 例如，这在传输ASCII字符时变得很重要。假设以下字符串： 01000110 01101111 01101111 01100010 01100001 01110010 因为我添加了空格，所以我们可以将其转换为： 富巴 但是对于一台机器，字符串看起来像这样： 010001100110111101101111011000100110000101110010 您将如何创建这些“空格”，以便在接收二进制文件时不会弄乱ASCII字符？

10 digital-logic  data  binary 

有时，如果两位数的总和小于10，则BCD加法类似于二进制加法。 但有时，如果总和> 9，则需要更正结果。此更正为+（0110）。 为什么我们加6？为什么没有其他号码？我在网上搜索，但我听不懂。 如果您想要过去曾经问过的这个问题的链接： http://answers.yahoo.com/question/index?qid=20070930062637AAzyBlv http://www.physicsforums.com/showthread.php?t=639798

10 digital-logic 

Q11是否在4060 IC上被遗漏了？我已经知道这样做是为了延长最大脉冲时间（最高时钟分频器），但是为什么要在Q11上完成呢？为什么不Q12并因此拥有完整的8位计数器（Q4-Q11）？

10 digital-logic  integrated-circuit  timer  cmos 

我正在设计一个涉及很多max函数（以及max函数作为其他max函数的参数）的设计。 为了简化硬件设计，我想知道在硬件中如何实现max？ 从数学上讲，Max（a，b）可以表示为[（a + b）+ abs（b-a）] / 2。 这是如何在硬件中实现的吗？（即分阶段；加法，移位分割等） 如果是这样，如何计算差的绝对值？

10 digital-logic 

我是fpgas的新手，我不确定我是否能理解一些计时上的微妙之处：如果所有同步过程都在同一沿触发，则意味着我的输入在一个上升沿被“捕获”，输出改变..相同的边缘？下一个上升边缘？ 如果我有两个模块，其中一个的输出流入下一个的输入，则可能会出现这样的情况，即我的模块的输入（前一个模块的输出）在捕获时同时发生变化。 205ns处的标记显示了我在说什么，op和data_write是我的输入。在这个测试用例中，一切似乎都“正常”，但是在仿真中，尚不清楚何时捕获了什么。是在205ns或（205ns + 1个时钟周期）捕获到data_write =“ 0001 ...”吗？有没有办法在ISim中获得更详细的波形，以显示建立时间和保持时间？ 谢谢。

10 digital-logic  fpga  timing 

我遇到过RS触发器，我尝试在模拟器上实现它并使用实际的逻辑门。但是我仍然不确定我是否正确理解了触发器中的不稳定情况或禁止情况S = 1，R = 1。谁能告诉我那是什么？ 顺便说一下，我已经使用2输入NAND门来实现触发器。NAND门触发器与NOR门触发器有什么区别？

10 digital-logic  flipflop 

我是“电气工程”的新手，正在从事一个arduino项目。我想将SPST开关用作板上的数字输入。 我有一根开关线连接到正端，另一根连接到数字输入端。问题是当我关闭电源时，我不确定输入是否会接地。当开关关闭时，如何确保输入接地？ 如果我将数字输入连接到接地的电阻器上可以正常工作，那么当开关断开时它会接地，但是当开关接通时它不会短路-可以吗？

10 digital-logic  switches 

有人可以告诉我RTL和行为性Verilog代码有什么区别吗？在这两个级别的设计之间是否有明确的界限？

10 digital-logic  verilog  vhdl  hdl 

这似乎是一个愚蠢的问题，但事实是，当我尝试搜索相关信息时，没有一个搜索结果能给我令人满意的答案。 具有1位输入和1位输出的逻辑门 由于输入具有B=1B=1B=1位，因此真值表具有行。因为对于真值表中的每一行，输出都有选择（或），所以总共有不同的真值表。C=2B=21=2C=2B=21=2C=2^B=2^1=22220001112C=22B=221=42C=22B=221=42^C=2^{2^B}=2^{2^1}=4 这是真值表的表格（每个真值表都写成一行）： (0)0011(1)0101NameConstant ZeroIdentityNOT Gate / Negate / InvertorConstant OneFormula0XX¯¯¯¯1(0)(1)NameFormula00Constant Zero001IdentityX10NOT Gate / Negate / InvertorX¯11Constant One1 \begin{array}{|c|c|c|c|} \hline (0) & (1) & \text{Name} & \text{Formula} \\ \hline 0 & 0 & \text{Constant Zero} & 0 \\ \hline 0 & 1 & \text{Identity} & X \\ \hline 1 …

9 digital-logic  truth-table