9
去耦帽,PCB布局
我想我对PCB布局的详细细节有些不了解。最近,我读了几本书,力求使我直面和狭窄。这是我最近的董事会的几个例子,我重点介绍了三个解耦上限。MCU采用LQFP100封装,电容为100nF(0402封装)。通孔连接到接地层和电源层。 根据最佳实践(据我所知)放置顶盖(C19)。其他两个不是。我还没有发现任何问题。但是话说回来,董事会再也没有离开过实验室。 我想我的问题是:这有什么大不了的?只要轨道很短,这有关系吗? Vref引脚(ADC的参考电压)之间也有一个100nF的电容。Vref +来自板载TL431并联稳压器。Vref-接地。是否需要特殊处理,例如屏蔽或局部接地? 编辑 感谢您的宝贵建议!我的方法一直是依靠不间断的地面。接地层将具有最低的阻抗,但是这种方法对于高频信号可能过于简单。我已经快速添加了MCU下的本地接地和本地电源(该部件是运行在100MHz的NXP LPC1768)。黄色位是去耦电容。我将研究平行盖。本地接地和电源在指示的地方连接到GND层和3V3层。 本地地面和电源由多边形(浇筑)制成。最小化“轨道”的长度将是一项主要的重新路由工作。这种技术将限制在封装下方和整个封装中可以路由多少个信号迹线。 这是可以接受的方法吗?