Questions tagged «sram»

在最近获得MSP430 Launchpad之后，我一直在从事各种微控制器项目。不幸的是，MSP430G2553仅具有512字节的RAM，因此执行任何复杂的操作都需要外部存储。 查看SPI和I2C SRAM和EEPROM芯片后，我发现了FRAM。 看起来很完美。具有大尺寸（上面链接的是2Mb器件），低功耗，字节可寻址和可编程，非易失性，无磨损问题，无需显式擦除任何内容，并且实际上比串行SRAM（与Microchip的器件相比）便宜。 实际上，它看起来太完美了，这使我感到怀疑。如果这些东西比串行SRAM和闪存EEPROM好得多，为什么不到处都是呢？我应该坚持使用SRAM，还是FRAM是进行实验的不错选择？

31 microcontroller  spi  msp430  sram  non-volatile-memory 

基于SRAM的FPGA需要在断电后再次加载位流。同时，基于非易失性的人不需要这一点。 我想知道，为什么在SRAM FPGA上进行的实验和安全性研究要比基于NVM的实验和安全性研究更多，但似乎易失性技术在不受安全性限制的情况下使用得更多（当涉及确保安全启动时）。 （PS：我没有统计数据，这是个人观察）

20 fpga  embedded  sram  non-volatile-memory  security 

我终于完成了Z80内存板的工作，但令我失望的是，它无法正常工作（将地址线连接到某些LED上的简单NOP测试），因为计数器迅速呈螺旋形失控，而不是按需增加。但是，我不是一个愿意放弃的人，经过大约三十分钟的连续性测试，发现没有短路和所有正确的连接之后，我终于想到要检查SRAM芯片是否在所有0都接通的情况下通电。我很清楚，SRAM（除非是非易失性的，除非我的特定芯片不​​是非易失性的）会在断电时丢失其所有内容，但是我一直认为，当它重新获得时将充满0（即“空”）。功率。每次复位电源时，我正在使用的SRAM似乎随机填充有1和0。它永远不会记住任何数据，但它不会空载。这并不是真正的问题，因为我可以简单地在ROM中编写一个小程序，以在加电时将全0加载到RAM中，尽管我仍然想知道这是否是SRAM的工作方式。谢谢！ 编辑：我忘了提到使用ROM将0加载到SRAM之后，系统工作正常，所以这确实是问题。

19 digital-logic  memory  reset  sram  z80 

我正在尝试将pic32芯片路由到128kB SRAM芯片，很难将所有17条地址线和所有8条数据线连接起来。我试图将前16个地址引脚绑定到portB引脚0-15，将数据引脚绑定到portD 0-7。考虑了一段时间后，我意识到尝试将rb0与a0对齐，将rb1与a1等对齐可能使我的生活更加困难。我真正想做的就是向portB写一个16位值并已加载并准备好大部分地址。如果我根据布线的难易程度进行引脚分配，则MCU和RAM之间的逻辑地址会有所不同，但至少应保持一致。由于没有其他东西需要与RAM进行通信，因此，如果MCU请求地址0x101且RAM给它提供地址0x110，我认为这不会有问题。 但是，我想知道这是否是个好主意。如果RAM内部有某种结构可以使顺序读取更有效，或者类似的方法，那么我可能要麻烦将它们按1：1路由。这两个芯片上的引脚排列对我来说是随机的，因此如果我忽略特定的数字，这对我来说将变得容易得多。是否有充分的理由我应该或不应该这样做？

11 pic  routing  sram 

还在学习，但是这个问题困扰着我。我终于了解了触发器的工作原理，以及如何将其用于维护移位寄存器等。 从维基页面：“ SRAM中的每个位都存储在四个晶体管中” 为什么是四个？SRAM是一系列正确的闩锁（或触发器）吗？......触发器只有两个晶体管正确吗？除非我困惑我可能是谁？ 我当然看过触发器的原理图（使用NAND门等）？但是，NAND门需要一个以上的晶体管来构建，但是我已经看到只有2个晶体管的示例触发器（使用LED）吗？ 如您所言，我有点困惑。SRAM表示它需要4个晶体管来存储一个位……但是，我已经看到2个晶体管存储了一个状态（我想这可以认为是一个位）和NAND门触发器（肯定需要超过1个）晶体管来做一个与非门？ 我想到了普通的双极结型晶体管，进一步阅读看来，“大多数” SRAM使用的是FET。

8 transistors  sram