电气工程

我想问关于（第5页）中描述的RS485最小节点间距的问题 TI设计指南 我想创建一个由3个现有RS485设备组成的设备。我的计划是将这3个设备放在一起放在一个2层PCB上，并通过一条RS485线（A，B）连接它们。根据上述材料，这不是一个好主意，因为这些设备之间的走线长度非常小。 您是否有在同一板上放置更多RS485设备的这种方法的经验？有没有可以帮助信号完整性的技术？ 谢谢

9 signal  rs485  spacing 

我想构建一个简单的设备来检查指示灯是否亮着。我找到了一些原理图，但我需要确保它是安全的。 来源：如何使用光隔离器检测220 VAC电压 我的问题是我不太了解这一点。我发现PS2501可以工作在80V的电压下，那么如何安全地将其连接到220 VAC？哪些电阻器限制了此处的电压？为什么我们需要增加一个电容器和二极管（D1，C1）？ 我是该领域的初学者，所以请耐心等待。

9 raspberry-pi  opto-isolator 

我经常使用Verowire（用接线笔，Road Runner命名）来接触我板上的测试点，以使其可用于测量（示波器探头，万用表钳...） 图片来源：不是数字。 时不时地会发生这种情况，即绝缘层不会融化并几乎无法焊接Verowire。 我通常必须剪下一块然后重新开始-这似乎有些奇怪，因为有些人正在用Verowire创作艺术品。 我通常做什么： 温度350-400°C 烙铁上的焊料团 将Verowire的一端插入团块（通常会熔化绝缘层并镀锡） 焊线到测试点 我在这种方法中做的任何公然错误是什么？

9 soldering  prototyping  test 

我是廉价产品的开发人员，没有大规模生产的经验。该设备功能齐全，代表单面PCB，微控制器，一堆二极管和一些无源元件。但是，MC有点过分，可以通过一些简单的TTL / CMOS逻辑和无源元件来完成原理图。我可以轻松创建VHDL或等效逻辑。由于尺寸限制，我无法使用标准逻辑IC。如果可能的话，最好在定制芯片上使用数百个晶体管。我看到大量的设备非常便宜，并且在COB中有一些电路。这一成本为10c，比我的PCB中的MC便宜4倍 我没有找到合适的制造商的运气。我发现了一些MOW，例如MOSIS，但这显然不是我所需要的。那么，有没有办法用便宜的自定义COB创建大约1万个设备？

9 integrated-circuit  cmos  ttl  production  cob 

我已经看到有关接地平面设计的相互矛盾的资料。 我在工作中多次被告知，只需将一个大型地面飞机打一下就可以了，而且效果很好，无论如何我们都不会处理任何高频的东西。 但是，我查看了使用MHz范围时钟的SMPS数据表，它们都显示了复杂的接地布局设计。 我的问题是，您在使用单个平面与设计接地平面之间的界限如何？例如，当频率高于某个阈值时，或者需要某种灵敏度时，或者将特定数量的功率倾倒到地面上时？ 通常，分家给您带来哪些好处？噪音少吗？更稳定？

9 ground  layout 

磁控管的功率随时间下降。尽管对于大多数消费类应用而言并不引人注目（如果每天仅使用15分钟，则2000小时的使用寿命将持续20年以上），但这在工业环境中是一个问题。11^1 是什么导致这种功率损失？我能找到的最好的方法是“阴极退化”，但我仍然不明白这是什么意思（实际上是什么机制在“降解”阴极？），如果这真的是唯一原因的损失。 我熟悉半导体器件，在这种情况下，性能下降可能归因于诸如电子迁移，热载流子注入，掺杂剂随时间的扩散等因素。但是磁控管似乎只是一个非常重要的原因。机械结构“简单”，相对于半导体而言，体积很大，因此我无法想象那些影响会在这里引起问题... 11^1微波领导者》杂志，《微波与射频》，2018年，第13-14页

9 microwave  failure  lifetime  magnetron 

介绍： 我是第一次设计一种业余电子设备，使用STM32来控制烙铁头。我阅读了许多PCB布局文件，并从该论坛中获得了许多信息。这是我的第一个结果，我将让该设计由PCB制造商制造。 由于这是我的第一次尝试，因此在将设计发送到工厂之前，我想请一些建议来检查我是否做错了。 该PCB将是双层PCB。 组件将要手工焊接。 我正在设计EAGLE教育版的PCB。（仅限2层） 晶体布局： 从这份文件中我学到了： 在底层有一个GND岛，在顶层有一个保护环以保护OSC信号。 隔离的接地岛应连接到最近的MCU接地。 保护环应通过通孔缝合到接地岛上。 信号不应穿过隔离的地面区域。 OSC的信号路径应尽可能对称。 OSC的信号路径应尽可能短。 负载C的返回路径通过通向地岛 我的OSC在8 Mhz中运行；负载C为18 pF。 我希望我能正确理解规则，并在业余爱好板的范围内正确布局。 功率和去耦C： 我正在使用0603上限。我想使接地平面尽可能完整，所以我不希望信号走线到达底层。但是我也不能将去耦C保留在顶层。这就是为什么我将去耦C移到底层。如果可以提供任何想法，可以在顶层进行走线和去耦C，将非常感激。 我得到的规则是： 去耦电容C应尽可能靠近VDD / VSS对放置。 电源首先通过去耦C，然后到达VDD / VSS引脚 MCU具有本地+ 3V3和GND。它们是从单一点进料的。 保持平面图不被切割。 对于VDDA，需要一个铁氧体磁珠。 如果需要多个C，则将较小的C放置在靠近VDD / VSS对的位置。 请问我的布局是否合理。 ADC信号： 对于我的应用，需要一个热电偶信号，该信号位于烙铁头中。尖端的内部有一个加热电阻和一个热电偶，并且热电偶和热电阻共享一条共用的返回路径。在未施加加热器电压的时间段内测量热电偶电压。 我正在使用一个非常简单的同相运算放大器来放大信号。我担心的是： 发热元件的返回电流是否会对单片机产生较大的干扰。（由于仅当没有加热器电流流动时才测量热电偶电压，因此电流影响运算放大器并不重要） 像我在设计中所做的那样，将运算放大器VSS直接连接到接地层还是将其连接到热电偶（-）更好？还是其他选择？ 示意图： 我正在使用STM32F103C8T6。根据数据手册，VDD / VSS对为.1uF和2x 10uF。对于快速信号，我放置了电阻以提高边沿抑制能力。放置了一个帽，用于过滤复位线。我正在使用SWIO通过SDO跟踪调试端口。 以下部分是我当前的PCB设计： -示意图： -最佳： 虚线是用于分离VDD引脚和+ …

9 pcb-design  layout  decoupling-capacitor 

使用KiCad 5如何实现在原理图中的多个位置使用的公共子电路，例如 ，以便仅为其他所有位置编辑一个实例，它似乎会自动更新。不能通过手动重复复制/粘贴。

9 kicad 

是否存在像旋转电位器一样具有平滑感觉的旋转增量编码器？如果是这样，请问有名称，如何识别？ 我喜欢设计器中编码器的灵活性，但我不喜欢笨拙的感觉。免责声明：我的经验仅限于Aliexpress的两种廉价编码器;-)

9 potentiometer 

我正在尝试使用STM32F407和LAN8720A以太网PHY的PCB，尽管接收帧没有问题，但我似乎无法接收到任何以太网帧。 硬件设定 我在STM32F4上有一个25 MHz的晶体，将25 MHz的时钟输出引脚驱动到处于REF_CLK_OUT模式的LAN8720A中，并将50 MHz的时钟驱动回STM32F4，作为RMII接口的一部分。 插孔/磁铁是通用部分。这是数据表： 软件 我正在使用最新的STM32CubeMX为STM32项目生成系统工作台，其中包含FreeRTOS，lwIP和ETH外围设备驱动程序。我还没有真正接触过任何生成的代码，因此lwIP堆栈在FreeRTOS堆栈内进行了初始化。 实验 在将主板的lwIP配置为10.0.0.2静态IP并将计算机上的USB到以太网加密狗配置为10.0.0.1静态IP的情况下，我使用以太网电缆直接连接了两个设备，并且主板尝试连接到计算机端口80上的服务。我使用Wireshark（在计算机上运行并绑定到USB到以太网转换器）捕获了主板和计算机之间的交互。 由于没有收到帧的问题，我们永远也不会 错过ARP的东西： 如您所见，Stmicroe（我的主板）可以发送ARP数据包（计算机可以听到），但是似乎从未听到过计算机的响应，因为它不断爆破ARP数据包。 这两个设备都配置有255.255.255.0掩码，并且都配置有10.0.0.1（计算机）的网关地址。我听说过ARP表被搞砸了，并且计算机忽略了ARP数据包，但是我无法想象该板将忽略我的计算机专门针对它的ARP数据包-响应板首先提出的要求。 因此，我深入研究了lwIP的ethernetif.c文件，并注意到该HAL_ETH_GetReceivedFrame_IT(&heth)错误返回了错误。该函数返回错误，因为(heth->RxDesc->Status & ETH_DMARXDESC_OWN)== 0，而不是1。我的意思是说DMA缓冲区当前为MAC外设设防，还没有收到任何东西。 此外，我已经验证了HAL_ETH_IRQHandler不会被调用。 PHY有问题吗？ 在这一点上，我怀疑我的PHY本身应该受到指责。 为了进一步调查，我将Saleae Logic Pro 16连接到所有相关信号，并注意到TX0 / TX1和RX0 / RX1线路上都有大量流量。这是使用25 MHz输入时钟的一些RX流量的捕获： 除非我试图捕获50 MHz的时钟输出，否则RX_ERR始终处于低电平状态（这对Saleae这样的设备来说显然是具有挑战性的）：在这种情况下，RX_ERR偶尔会被高电平地擦除几个数据包（这实际上是一个好兆头） —插针似乎在起作用）。 下一步 我尝试通过在任务中调用HAL_NVIC_EnableIRQ(ETH_IRQn);after tcpip_init()被调用来手动启用ETH中断MX_LWIP_Init()，但这似乎无法解决问题。我不能完全确定以太网中断例程是否应该被调用 -这是提出全新设计的挑战。我正在努力确定系统的正确行为，因此可以确定我的设置有何不同。 虽然我以前使用过STM32 / STM32CubeMX / FreeRTOS，但我从未使用过STM32的以太网外设，而我对这种东西的唯一经验是在定制嵌入式Linux系统上，这似乎总是开箱即用。这对我来说是新领域！ 我确定某个地方有一个愚蠢的复选框或Ethernet_EnableReceive()我忘记调用的神奇函数，但是我真的找不到任何建议显式启用该功能的文档，而我在互联网上看到的帖子都是由于不相关问题。 如果有人有任何想法，我希望获得帮助！ 附录：摆脱FreeRTOS 为了消除问题，我删除了FreeRTOS项目组件，回到了裸机项目。在主循环中，我致电MX_LWIP_Process()。这种方法应该消除对中断的需求，但是不能解决问题。我仍然无法接收帧。这使我认为STM32CubeMX生成的ETH HAL代码中有某些内容。 解 以防万一将来有人偶然发现这个问题，该问题原来是由RXD0和RXD1引脚引起的。这就是为什么我可以在逻辑分析仪上看到流量的原因，但是我的MCU没有对它进行解码。 …

9 stm32  freertos  lan8720  lwip 

可以使用220V继电器切换110V电源吗？如果是，那么除了这个问题之外，当电压（V）为110V而不是220V时，继电器的安培数（A）会改变吗？ 为了回答我自己的问题，我认为可以使用额定值为220V的继电器切换任何低于或等于220V的电压。希望是对的，但是我不确定安培数等级。我的猜测是该继电器也可以适用于110V / 10A，而不是220V / 5A，但我不确定。

9 voltage  relay 

我观看了有关如何使用示波器的YouTube视频，如何使用示波器。 它表示在示波器的每个输入端口上并联连接有16 pF的电容和一个1 Mohm的电阻。但是，我仍然不明白为什么里面有一个电容器和电阻器，以及这些东西的目的是什么。 为什么这些东西在输入端口上？他们在做什么？

9 oscilloscope 

是否可以在Kicad中自动将零件彼此相对放置？ 我正在制作可插入Arduino Nano的电路板，但发现很难将直的接头连接器精确定位在17.76 mm的跨度上，以匹配Nano引脚行之间的空间。如有必要，我可以手动执行此操作，但是是否有任何内置工具可以选择两个零件，并告诉它沿特定轴将它们间隔一定的距离？ 是否还可以将零件相对于“ Edge.Cuts”层居中？我想将这些标题居中，然后再次使用鼠标查看坐标非常繁琐且容易出错。

9 kicad 

我正在构建自己的业余爱好者微处理器控制的回流焊炉。我正在使用（机械）继电器打开或关闭加热器（即石英管）。我注意到温度开始上升之前，加热滞后了几秒钟。 现在，我在Arduino的帮助下手动管理温度曲线，当达到设定温度时，它会关闭加热器。例如，当我将温度设置为120摄氏度，并且加热器停止运转时，温度仍然会攀升10-20度，因此会有相当大的超调，然后会有一些振铃，然后缓慢降低。 我已经阅读并观看了许多示例，这些示例利用PID来实现更好的温度控制。否则，我只会停止加热器，例如在设定值以下10-20度，然后在短时间内打开/关闭加热器，直到温度稳定在设定值附近。我只知道增量随温度变化而变化，所以它可能不那么简单-我知道固定设置值下温度上升的指数性质。 因此，任何人都可以用通俗易懂的方式解释PID是如何计算惯性的，例如，积分部分起什么作用，微分部分起什么作用，以及如何/是否可以直观地算出对微分和积分的估计。数量而无需进行复杂的计算。

9 temperature  control  pid-controller 

如果将CMOS开关（例如DG409）上的一些模拟引脚悬空，是否会遇到问题？ 我知道CMOS 数字输入永远不会悬空，因为晶体管往往会部分导通（导致过多的功耗和热量），但是我不确定该规则是否也适用于双向模拟引脚，即使如果他们在内部使用CMOS。

9 switches  analog  cmos