Questions tagged «characteristic-impedance»

嗯，这似乎只是线路阻抗的另一个问题。 我了解，当我们说“传输线”效果时，我们谈论的是串扰，反射和振铃（我想就是这样）。这些影响在PCB迹线表现为“理想”传输介质的低频情况下不存在，更像我们希望电线在上学初期表现出来的情况一样。 我也知道50欧姆值不是来自线路电阻，线路电阻会很小并且小于1欧姆。该值来自线上的L与C之比。通过改变接地平面上方的走线高度来改变C或通过改变走线宽度来改变L会改变线路的阻抗。 我们都知道，L和C的电抗也取决于信号频率。现在我的问题是： 为什么不将其称为仅线电抗而不是线阻抗？ 怎么可能只有50欧姆？它必须取决于信号频率吧？例如1兆赫时为50欧姆 如果我选择走100欧姆或25欧姆走线，世界会终结吗？我知道，虽然我们想说50欧姆是一个魔幻数字，但它将在50欧姆左右而不是50.0000欧姆的范围内。 在任何时候，PCB走线的实际电阻都可能很重要吗？

47 pcb  impedance  trace  characteristic-impedance 

我是一名持照无线电业余爱好者，并且对传输线或馈线末端发生的事情，从民俗的城市神话到麦克斯韦-海维赛德方程式等许多不同的解释都感到困惑。我意识到他们最终都会达成同一个目标（或者应该做到，双关完美），但是他们都没有让我对正在发生的事情有直觉。 我喜欢图表，因此用（图形）相量来回答负载电流和电压的方法最适合我。例如，线路上的阶跃脉冲如何在开路终端处引起两倍的电压？对于短路电流也是如此。线路的电感和电容如何产生反射阶跃？ 任何人都可以在没有掌握所有数学知识的情况下提供帮助并且不告诉任何“对孩子的谎言”吗？

29 transmission-line  characteristic-impedance 

从理论上讲，如果双绞线的电缆终端为：- 单个电阻器（R），其与跨线对两端的电缆的特性阻抗匹配，或者 两个电阻（）穿过线对的两端，并将中心点也绑在屏蔽/屏幕上。[R2[R2\dfrac{R}{2} 实际上，在浏览数据手册时，我倾向于看到选项2而不是选项1。 今天，我不得不使用选项2，因为选项1在50m的电缆上引起两个导体之间明显的时间延迟（大约2或3ns）。这让我感到惊讶，我想知道为什么会这样。我在一端驱动的信号约为2V逻辑电平，并且本质上非常平衡（没有明显的时间差或明显的幅度差）。 问题-为什么在我描述的设置中，选项2应该比选项1更好，并且从理论上讲，选项2是否有更好的选择？

15 cables  high-speed  characteristic-impedance  twisted-pair 

我在Eagle中设计了一块PCB，以容纳GPS接收器模块和GPS贴片天线。模块的RF输入指定为50Ω不平衡（同轴）RF输入。我使用此计算器来计算共面波导传输线所需的宽度和间距，并且如您所见，使用此处的参数，我已经非常接近50Ω的特征阻抗。我最终得到了32百万的迹线宽度和6百万的间距。看起来合理吗？ 这是我的板子的屏幕截图： 区域填充（顶部和底部）均为GND，我在贴片天线所在的位置以及沿天线馈入GPS模块的一侧的顶部和底部接地层之间大约每75 mil间隔缝合过孔。对于如何正确执行此操作，我没有任何指导，所以我只是盯着它看。也许是矫kill过正？我还停止了靠近芯片的顶部接地平面，以遵循GPS模块下方不应有任何痕迹或阻焊层的指导。 内部实线正方形为25mm，代表实际的贴片天线覆盖区。贴片天线周围的虚线为27mm的正方形，代表天线下方所需的接地层，正如我阅读的数据表所示。馈电长度约为1英寸（远小于1575.42MHz处的波长），因此我认为此处的路径损耗无关紧要。我将Feed路径四舍五入为“避免出现尖角”。我认为这并不重要，但我认为我也可以。最终，我将0.9mm的钻头尺寸用于天线引脚，我打算将其焊接在背面。这一切听起来不错吗？ 如果我在某些方面没有提供足够的背景信息，请在评论中让我知道，如果可以的话，我很乐意根据需要添加信息。我只是想寻找一份客观的评论，因为这些主题我都不认为自己是专家，并且我认为没有比这里更好的地方来找到知识渊博和乐于助人的同事。 更新 根据@Dave的建议，我在贴片天线下的地面缝合区域内添加了一堆“随机”过孔。这是更新的董事会屏幕截图：

13 pcb  rf  gps  routing  characteristic-impedance 

好的，这是另一个困扰我的传输线问题。我了解沿传输线的阻抗突然变化导致信号部分（甚至全部）反射的情况。 现在，令我困扰一阵子的情况是，我们的传输线的阻抗在其整个长度上以可预测的方式变化。假设我们有一条PCB迹线，其阻抗根据物理原理取决于其宽度。现在假设该宽度随着信号在其上传播而线性增加，从而导致其阻抗连续线性变化。我希望这种信号也会在这种情况下不断反射！但是我无法想象的是，在这种情况下，反射在发送端会是什么样子，而在接收端会是什么样子。除此之外，我如何减轻这种类型的阻抗失配，我想在这种情况下获得正确的接收器终端将很棘手。嗯...

9 transmission-line  characteristic-impedance 

如何计算带地缘耦合共面波导的差分阻抗？ 我在网上找不到免费的计算器，所以我写了一个小程序来计算边缘耦合CPWG的阻抗，并将示例计算的结果与可以在http://www.edaboard.com上找到的值进行比较。 /thread216775.html#post919550（Si6000 PCB控制阻抗场求解器的屏幕截图）。由于某种原因，我的结果似乎是错误的。 因此，我尝试使用相同的解决方案进行以下手动计算。我哪里做错了？ 我使用了Rainee N.Simons（2001）的共面波导电路，组件和系统中的方程。边缘耦合的CPWG可以在第190-193页找到。 我的计算 让 ħ = 1.6 ，小号= 0.35 ，W= 0.15 ，d= 0.15 ，ϵ[R= 4.6h=1.6,S=0.35,W=0.15,d=0.15,ϵr=4.6h = 1.6, S=0.35, W = 0.15, d = 0.15, \epsilon_r = 4.6。 r =dd+ 2 秒=317r=dd+2S=317r=\frac{d}{d+2S} = \frac{3}{17} ķ1个=d+ 2 秒d+ 2 秒+ 2 瓦=1723k1=d+2Sd+2S+2W=1723k_1 =\frac{d+2S}{d+2S+2W}=\frac{17}{23} δ={（1 -[R2）（1 -ķ21个[R2）}1 / …

8 impedance-matching  characteristic-impedance 

这个数字从哪里来？ 对于单端，必须为50欧姆，对于差分对必须为100欧姆。为什么？ 对于具有受控阻抗的PCB，这些是通用数字。在PCB之外，您可以找到其他数字来表示特征阻抗。但是，将这些数字用于PCB线路的原因是什么？

8 pcb-design  impedance  impedance-matching  characteristic-impedance  controlled-impedance