Questions tagged «lvds»

我有两个通过包含5个子电缆的电缆连接的PCB： 通过定制同轴电缆（类似于笔记本电脑电源上的电缆）提供6v电源。 通过100ohm阻抗屏蔽双绞线获得2个100mbps LVDS。 通过相同的120ohm双绞线电缆传输2x 1mbps CAN。 每条LVDS电缆的RX端都用100欧姆电阻端接。他们有带排扰线的铝箔屏幕。 每条CAN电缆的两端都用120欧姆电阻器端接。他们有带排扰线的铝箔屏幕。 隔离的24v电源被输送到左侧的板上，然后将其降低到6v（非隔离）。这两块板都有用于本地电子设备的自己的3.3v DCDC稳压器（非隔离）。 我的问题： 屏蔽应在哪端连接？我假设LVDS屏蔽层应在源端连接，如图所示。 由于CAN总线是源的两端应二者的CAN屏蔽的端部被连接到GND？ 补充：两块PCB都装在塑料盒中，没有接地。

31 can  shielding  lvds  twisted-pair 

我正在设计和构建在低压差分信号（LVDS）总线上使用100Mb / s的电路。其中一些信号需要在手工电缆上的PCB之间传播。问题是我无法验证电缆和端接的质量。 如果我是百万富翁，那我会得到昂贵的'示波器或矢量网络分析仪。但是如果不这样做，我是否可以通过某种方式测量反射信号或电缆的阻抗？ （我的带宽为150MHz，可用范围为500MSPS）。 补充：关于电缆数据的信息，摘自ET1200数据表。 添加： 21小时去。赏金的最后机会。谁能建议一种甚至快速又肮脏的方式来测量阻抗？也许我可以将电缆与已知的优质电缆进行比较的某种桥梁？

11 impedance  termination  lvds 

这个问题与以下问题有关：PCB上辐射了什么？ 这些是倍福的EtherCAT工业IO模块。每个模块都通过100mbps LVDS连接到其邻居。每个模块都包含一个ET1200 ASIC，它可以处理总线上的所有通信。 我最近打开了一些书，看看他们使用了什么EMI滤波器。 他们似乎使用了很多滤波组件，这些滤波组件在ET1200 IC的数据表中（或我能找到的LVDS上的任何文档中）都没有提到。特别是，LVDS线路的装饰远远超过建议的单个100R终端电阻。 我相当确定绿色标记的组件是： 电容器类 铁氧体磁珠 共模扼流圈 我认为这是LVDS组件的原理图： 显然，他们必须添加所有这些组件才能通过EMC测试。我对铁氧体磁珠感到非常惊讶。我经常看到在那些位置使用电容器来实现交流耦合。我永远也不会想到要在其中放置铁氧体。 我正在设计使用ET1200 ASIC实现EtherCAT的硬件。我也想通过EMC，所以我想使用相同的组件是我的明智之举。 问题：我需要使用哪种电容和铁氧体磁珠值？是否有任何文件讨论了用于LVDS的此类EMI滤波技术？

10 emc  common-mode  ferrite-bead  lvds  ethercat 

我也许可以使用旧的600MHz LeCroy示波器。但是，它没有任何探针。 使用诸如THS3201DBVT的高速运算放大器为其制造有源差分探头是否可行？它具有1pF的输入电容，1.8GHz带宽，适用于任意波形测量应用。我想检查一个100Mbps的LVDS信号。 基本思路是将放大器通过几个平行的金探针引脚安装在小小的PCB上，用本地+ -6v电池供电，并使用一小段同轴电缆将其连接到示波器。

10 operational-amplifier  oscilloscope  high-frequency  probe  lvds 

我正在开发具有LVDS 2.5信号的电路板。我已阅读的有关电路板布局的所有指南都说不要在差分走线之间放置过孔，例如本指南 在某些情况下，将差分对像这样路由起来会容易得多： 观察B5和B6，它们绕着电源垫（旁边有一个过孔）旋转，然后一起继续。我也想用几个接地垫来做。 如果不这样做，我将需要3密耳的走线和空间而不是5密耳，或者需要6层板而不是4层板。哎哟。 所以问题是，这到底有多严重？我应该期望10 mV耦合到LVDS线，还是100 mV？ BGA的间距为1.0mm，走线为7.7密耳，相隔5密耳，可实现100 ohm的差分（但逃逸BGA时可能为5/5）。顶层是信号，然后在其下方接地0.23 mm，然后通电。BGA是Artix-7 XC7A15T。 更新 LVDS信号的时钟频率为600MHz DDR。 更新我更担心电源/地上电流的尖峰耦合到每条线上的不同方向，即将LVDS线驱动到更高而另一条线更低，足以导致接收器读取错误（或不确定）值。与阻抗不连续或反射无关。但是我真的不知道……那只是直觉。

8 pcb-design  routing  via  lvds