P沟道MOSFET浪涌电流限制
我已经在EESE和Google上搜索了好几个星期，以找到解决该问题的方法，尽管我发现一些建议似乎很有希望，但实际的实现却没有达到预期。 我在具有10uF输入电容的板上有一个稳压器，以帮助防止掉电情况。由于各种原因，我有一个保险丝串联了一个125mA的电源，请注意，我没有找到满足我要求的慢熔型保险丝。电源可以是5伏到15伏直流电，最有可能是铅酸电池。首次连接电池时，我会看到一个浪涌电流，在8us内的峰值电流约为8安培，这会很快烧断125mA的保险丝。好的，所以我需要限制浪涌电流。没关系吧？ 我尝试了多种选择，但这似乎是最有前途的选择： R1和R2形成一个分压器，该分压器限制了Vgs以防止损坏MOSFET，并且与电容器一起形成RC延迟，从而使FET Vgs的增长更加缓慢，从而将FET保持在其欧姆区域更长的时间。很有道理。较高的电容=较慢的接通=较小的浪涌电流。 好吧，这一切都很好，但在将电容器从1uF增加到4.7uF至10uF之后，我意识到我在2us的浪涌电流达到1.5Apk时触底反弹。达到该点后，无论我为C1增加了多少电容（我尝试达到47uF），浪涌电流都不会降到1.5Apk以下。显然，该电流仍然过高，一瞬间会烧断我的保险丝。我无法提高保险丝的额定电流，所以我需要找到一种方法来使之工作。 我当前的假设是： Cgs和Cgd是MOSFET的固有栅极-源极和栅极-漏极电容，尽管它们相对较小（50pF-700pF），但我的理论是，当首次施加Vin时，它们起着直通的作用。由于无法减小这些电容，因此它们（特别是Cgd）是限制因素，使我无法将浪涌电流降低到1.5Apk以下。 还有什么其他选择可以限制浪涌电流？我已经找到了适用于热插拔应用的各种单芯片解决方案，但是它们具有与上述电路类似的拓扑，并且我想它们会有类似的缺点。 Vin可以低至5伏，因此，如果考虑肖特基二极管提供的反极性保护，则保险丝两端的压降，MOSFET导通电阻两端的压降以及电缆引起的压降（可能相当小）长的时间）将该板连接到电源，我的压降变得相当大（要馈入的电压调节器大约需要4.1V才能正常调节）。不幸的是，串联限流电阻器不是一个选择。 我的另一个限制是空间。我大约可以使用4.5 x 4.5平方毫米。上面的电路几乎不能满足要求，因此添加更多的组件并不是真正的选择。否则，这将是一个稍微容易解决的问题。