Questions tagged «dram»

有几个问题提到标准CMOS工艺与DRAM制造之间的区别： 为什么微控制器的RAM这么少？ 他们在制造SDRAM时如何将逻辑集成到DRAM工艺中？ 这些差异到底是什么？或者这完全是商业秘密吗？我想为对光刻工艺有一般高级了解的人提供详细的答案。

10 cmos  vlsi  dram 

我了解以下几点： DRAM将数据的每一位存储到具有一定电位差的微型电容器中。 除非电容器连接到低压端，否则电位差应保持不变。 为什么我们需要刷新存储在DRAM电容器中的电势差？ 要么 电容器为什么以及如何失去DRAM中的电荷？（电容器是否连接到低压端？） 电容器不应该与电位差有关，因此DRAM应该像非易失性存储器一样工作吗？ 更新： 另外，如果您可以在评论中回答Harry Svensson提出的观点： 为什么需要更新DRAM中的电容器，而模拟FPGA栅极中的电容器却以某种方式保留其电荷？

9 voltage  capacitor  memory  non-volatile-memory  dram 

我想知道如何构建一个简单的异步DRAM控制器。我有一些30针1MB SIMM 70ns DRAM（带奇偶校验的1Mx9）模块，我想在自制的复古计算机项目中使用。不幸的是，没有适用于他们的数据表，因此我一直在研究IBM 的Siemens HYM 91000S-70和“了解DRAM操作”。 我想要结束的基本界面是 / CS：输入，片选 读/写：读，不写 RDY：数据准备就绪时，输出为高 D：输入/输出，8位数据总线 答：在20位地址总线中 刷新似乎很简单，有几种方法可以解决问题。我应该能够使用任何旧计数器进行行地址跟踪，在CPU时钟低（在该特定芯片中不进行内存访问）的情况下，进行分布式（交织）纯RAS刷新（ROR）。我相信根据JEDEC的要求，至少每64ms刷新所有行（根据Seimens数据表每8ms刷新512，即标准的周期刷新为15.6us），所以这应该工作正常，如果遇到问题，我将发布另一个问题。我对获得简单，正确的阅读和确定以及确定我应该达到的速度更感兴趣。 首先，我将快速描述一下我认为它是如何工作的以及到目前为止我提出的潜在解决方案。 基本上，您将20位地址分成两半，其中一半用于列，另一半用于行。您先选通行地址，然后选列地址，如果/ CAS变为低电平时/ W为高电平，则为读操作，否则为写操作。如果是写操作，则此时数据必须已经在数据总线上。一段时间后，如果是读操作，则表明数据可用，或者如果是写操作，则表明数据已被写入。然后，需要在与直觉相反的“预充电”期间将/ RAS和/ CAS重新设置为高电平。这样就完成了循环。 因此，基本上，这是一个跨越多个状态的过渡，每个过渡之间存在特定的特定延迟。我将其列为“表”，该表按事务的每个阶段的持续时间进行索引： t（ASR）= 0 ns / RAS：H / CAS：H A0-9：RA / W：高 t（RAH）= 10 ns / RAS：L / CAS：H A0-9：RA / W：高 t（ASC）= 0纳秒 / RAS：L / CAS：H A0-9：CA / …

9 memory  timing  dram  7400 

我现在正在整理电气工程方面的文献，以可靠地生产高度复杂但又非常脆弱的系统所采用的各种策略，例如DRAM，其中有成千上万个组件，而且单个故障会使整个系统变砖。 似乎采用的常见策略是制造更大的系统，然后使用可设置的保险丝有选择地禁用损坏的行/列。我已经读到[1]（截至2008年），没有DRAM模块脱机运行，并且对于具有1GB DDR3模块的所有维修技术，总良率从约0％增至约70％ 。 但是，这只是一个数据点。我想知道的是，这是在现场广告吗？与SoA相比，是否有体面的资源可以讨论产量的提高？我有这样的消息来源[2]，他们在讨论第一性原理推理的收益方面做得不错，但是那是1991年，我想/希望现在情况会好一些。 此外，即使在今天，是否仍在使用冗余行/列？这种冗余技术需要多少额外的电路板空间？ 我也一直在寻找其他并行系统，例如TFT显示器。一位同事提到，三星曾一度发现制造破碎的显示器然后修理它们更便宜，而不是将其过程提高到可接受的产量。但是，我还没有找到一个不错的消息来源。 参考 [1]：Gutmann，Ronald J等。晶圆级3-d Ics制程技术。纽约：施普林格，2008年。[2]：Horiguchi，Masahi等。“一种用于高密度DRAM的灵活冗余技术。” 固态电路，IEEE Journal of 26.1（1991）：12-17。

9 dram  redundancy 

很抱歉，如果这是题外话。它可能更适合于计算机硬件论坛，但是我找不到合适的东西。 我一直在阅读有关冷启动方法的信息，该方法可用于法医调查，敌国政府或犯罪分子攻击者，以在计算机关闭电源后从DRAM获取加密硬盘驱动器的密钥。这种方法让我着迷，因为我从来没有意识到DRAM断电时会保持其状态，但是很显然，当计算机断电时，电容器可以在几分钟甚至几小时内保持部分电荷。 我想知道的事情。该论文说，在较低的温度下，衰减速度明显减慢。为什么会这样呢？我猜这是因为电子在较低温度下受到较少的激发，因此它们不太可能从一个分子跳到另一个分子，因此电容器能够保留更长的电荷。我认为正确吗？

8 capacitor  dram