9 锁存器和触发器之间的区别？ 锁存器和触发器有什么区别？ 我在想的是，锁存器等效于触发器，因为它用于存储位，并且还等效于用于存储数据的寄存器。但是，在阅读了互联网上的一些文章之后，我发现基于边沿触发和电平敏感功能的锁存器和触发器之间存在差异吗？ 这意味着什么？触发器是否与锁存器相同？ 51 digital-logic flipflop latch
8 为什么有状态元素的输出通常命名为Q？ 在逻辑电路图中，我已经看到了各种命名逻辑门和组合电路的输入和输出的约定。但是，诸如锁存器和触发器之类的有状态元素通常将其“状态”称为Q。我怀疑与理论计算机科学中的抽象有限状态机有联系，其中“状态”也常被称为Q（所以我问他们也 :-) 但是为什么人们会选择这封特殊信呢？ 29 flipflop state-machines
6 什么是触发器？ 触发器和锁存器似乎有许多不同的定义，其中一些是矛盾的。 我所教课程的计算机科学教科书可能是最令人困惑的（实际上，我对这本书不太信任，因为在某些地方这完全是错误的）。 我对锁存器（SR，门控SR，门控D）的工作方式以及电平触发和边沿触发器件之间的差异感到满意，至少在逻辑门和时序图方面。但是，我仍在寻找触发器和锁存器的简洁定义。 到目前为止，这是我所相信的： “触发器是可以存储1位的边沿触发双稳态设备”。 “锁存器是一个电平触发的双稳态设备，可以存储1位。” 我已经看过了该网站上有关此内容的以前的帖子，尽管很启发，但我仍在寻找确定的内容。 我要检查的当前理解是在下图中... 并排是我所理解的是电平触发的门控D锁存器的两种实现。 在这些下方是一个上升沿检测器，在短暂的时间，当NOT门尚未响应从低到高的变化输入，即上升沿（红色为1，蓝色为0）。 在最后一个图中，边缘检测器已安装到标有日期的D锁存器中，这就是使它成为触发器的原因。 最后一个图是否真的是触发器，还是只是锁存器？ 为什么我们需要给定的主从版本，那么该设备要简单得多？ 25 digital-logic circuit-analysis memory flipflop latch
6 串行协议定界/同步技术 由于异步串行通信甚至在当今的电子设备中也很普遍，我相信我们许多人会不时遇到这样的问题。考虑与串行线（RS-232或类似产品）连接并且需要连续交换信息的电子设备D和计算机。即每个发送一个命令帧，并每个发送一个状态报告/遥测帧答复（报告可以作为对请求的响应发送，也可以独立发送-在这里并不重要）。通信帧可以包含任何任意二进制数据。假设通信帧是固定长度的分组。PCPCX msDY ms 问题： 由于协议是连续的，因此接收方可能会失去同步，或者只是在进行中的发送帧中间“加入”，因此它只是不知道帧起始位置（SOF）在哪里。根据数据相对于SOF的位置，数据具有不同的含义，接收到的数据可能会永久损坏。 所需的解决方案 可靠的定界/同步方案可在恢复时间短的情况下检测SOF（即重新同步所需的时间不超过1帧）。 我了解（并使用了一些）的现有技术： 1）标头/校验和 -SOF作为预定义的字节值。帧末的校验和。 优点：简单。 缺点：不可靠。恢复时间未知。 2）字节填充： 优点：可靠，快速恢复，可与任何硬件一起使用 缺点：不适用于固定大小的基于帧的通信 3）第9位标记 -在每个字节之前附加一个位，而SOF标记为1和数据字节标记为0： 优点：可靠，快速恢复 缺点：需要硬件支持。大多数PC硬件和软件未直接支持。 4）第8位标记 -上面的一种模拟，同时使用第8位而不是第9位，每个数据字仅保留7位。 优点：可靠，快速的恢复，可与任何硬件一起使用。 缺点：需要从/到常规8位表示到/从7位表示的编码/解码方案。有点浪费。 5）基于超时 -假定SOF为某个已定义的空闲时间之后的第一个字节。 优点：无数据开销，简单。 缺点：不太可靠。在较差的计时系统（如Windows PC）上无法很好地工作。潜在的吞吐量开销。 问题： 还有哪些其他可能的技术/解决方案可以解决该问题？您能否指出上面列出的缺点，可以轻松解决这些缺点，从而消除它们？您（或您将）如何设计系统协议？ 24 serial communication protocol brushless-dc-motor hall-effect hdd scr flipflop state-machines pic c uart gps arduino gsm microcontroller can resonance memory microprocessor verilog modelsim transistors relay voltage-regulator switch-mode-power-supply resistance bluetooth emc fcc microcontroller atmel flash microcontroller pic c stm32 interrupts freertos oscilloscope arduino esp8266 pcb-assembly microcontroller uart level arduino transistors amplifier audio transistors diodes spice ltspice schmitt-trigger voltage digital-logic microprocessor clock-speed overclocking filter passive-networks arduino mosfet control 12v switching temperature light luminous-flux photometry circuit-analysis integrated-circuit memory pwm simulation behavioral-source usb serial rs232 converter diy energia diodes 7segmentdisplay keypad pcb-design schematics fuses fuse-holders radio transmitter power-supply voltage multimeter tools control servo avr adc uc3 identification wire port not-gate dc-motor microcontroller c spi voltage-regulator microcontroller sensor c i2c conversion microcontroller low-battery arduino resistors voltage-divider lipo pic microchip gpio remappable-pins peripheral-pin-select soldering flux cleaning sampling filter noise computers interference power-supply switch-mode-power-supply efficiency lm78xx
4 在同时支持闩锁的FPGA中，何时使用锁存器比触发器更好？ 问题： 在同时支持闩锁的FPGA中，何时使用锁存器比触发器更好？ 背景： 众所周知的原理是，在FPGA中应避免使用电平敏感的透明锁存器，而应仅使用边缘敏感的触发器。大多数FPGA架构本身都支持锁存器和触发器。 甚至从FPGA供应商那里获得的一般建议都是要警惕锁存器，或者永远不要使用锁存器等。此建议有充分的理由，其详细信息众所周知。但是，大多数建议的措词是：“除非知道需要使用闩锁，否则请不要使用”。 我是一位经验丰富的FPGA设计人员，多年来，每当我以为自己知道我需要一个锁存器时，便很快意识到使用触发器可以找到一种更好的方法。我有兴趣听取有关何时使用锁存器无疑更好的示例。 重要的提示： 锁存器和触发器经常使人们感到震惊。我只对这个问题的答案感兴趣。解释锁存器和触发器之间差异的响应，阐述不使用锁存器的原因，详述为什么触发器比锁存器更好的原因，谈论锁存器在非FPGA目标中的性能如何等等，这些都是完全不合主题的。 20 fpga flipflop
5 我们为什么要为触发器计时？ 我正在尝试了解拖鞋和闩锁。我正在读Morris Mano的《数字逻辑》一书。我无法理解的一件事是为什么要给触发器计时？ 我了解为什么我们需要“启用”或门控闩锁。但是时钟有什么用？我不明白这一点。为什么我们不能仅启用所需的触发器并给它们输入？当我们更改输入时，输出也会更改。为什么我们必须在时钟上升沿或下降沿时改变输出（在边沿触发触发器的情况下）？ 对此任何帮助表示赞赏。 19 digital-logic flipflop latch
9 使瞬时开关控制拨动 进行瞬时开关产生2态触发输出（锁定瞬时开关）的最简单，最便宜，最小的方法是什么？ 换句话说，输出持续为低电平，当您短暂按下按钮/轻触开关时，输出将变为持续高电平，然后再次按下时，它将切换回低电平。 17 switches digital-logic flipflop
6 为什么级联的D型触发器会阻止亚稳态？ 我了解什么是亚稳态，但不了解如何将触发器链接在一起可以减少这种情况？ 如果第一个触发器的输出是亚稳态的，它将用作第二个触发器的输入。但是我看不到第二个触发器将如何使用此输入执行任何操作并使它稳定。 提前致谢！ 15 digital-logic flipflop metastability
5 如何理解SR锁存器 我无法确定SR闩锁的工作原理。看来，您从R插入一条输入线，从S插入另一条输入线，应该在Q和Q'中得到结果。 但是，R和S都需要对方的输入，对方的输出也需要对方的输入。鸡肉或鸡蛋是第一位的？ 首次插入该电路时，如何开始使用？ 14 digital-logic flipflop
4 SR锁存器中Q的开始状态是什么？ 在这个图中 Q的开始状态是什么？由于S和R的第一个NOR依赖于先前的结果，因此第一次迭代一定要有一些东西吗？ 注意：我上数字逻辑课程的第一年，所以问题是理论上的使用（表制作，它所适用的各种家庭作业问题等），而不是实际的实现。仅针对“如果R是__而S是__是什么？”之类的东西。像这样的简单事情。 14 digital-logic flipflop
3 为什么在RS触发器中禁止S = 1，R = 1状态？ 我遇到过RS触发器，我尝试在模拟器上实现它并使用实际的逻辑门。但是我仍然不确定我是否正确理解了触发器中的不稳定情况或禁止情况S = 1，R = 1。谁能告诉我那是什么？ 顺便说一下，我已经使用2输入NAND门来实现触发器。NAND门触发器与NOR门触发器有什么区别？ 10 digital-logic flipflop
5 违反时建立并保持时间输出 考虑一个具有输入信号X的上升沿触发D触发器，其建立时间为20 ns，保持时间为0 ns。输出是什么？ C是周期为40 ns的时钟信号。 在第6个上升沿期间，我们看到数据（或X）在从1变为0之前的20 ns（设置时间）内不稳定，因此输出是不可预测的，对吗？ 当我问我的教授时，他说触发器的输出将是20 ns之前的输入（X）值，此处为1。 他说的对吗？ 9 clock flipflop setup
4 SR触发器：NOR或NAND？ 我最近开始研究人字拖鞋，但目前仍处于停滞状态： 在一些视频教程中，人们这样解释SR触发器： 因此，他们使用“与非”门，生成了如下的转换表： | t | t+1 | S | R | Q | 0 | 0 | INVALID | 0 | 1 | 1 | 1 | 0 | 0 | 1 | 1 | ? 但是，其他一些人则使用NOR门来解释SR触发器： （来源：startingelectronics.com） 其中有一个不同的过渡表。 都正确吗？为什么两者都存在？ 9 digital-logic flipflop