Questions tagged «pcb-design»

我正在设计两个将始终一起使用的板。我想将它们都放在面板上，然后在制造后将它们拆开。 我在PCB CAD设计指南中找到了一份文档，该文档解释了分离式标签并列出了其设计指南。 可以使用穿孔的分离片，v形槽分离片或使用分离工具手工切割来对板组件进行分离。 但是，我如何指示CAD文件中的分离标签？对于穿孔的标签，我可以在一行中添加通孔（尽管我希望有一种更标准化的方法），但是我不确定如何指示v形槽。 另外，使用分离式标签应该注意哪些问题？

12 pcb-design 

我正在尝试为tlc5951 24通道LED驱动器制作一块板来驱动8x8 RGB LED阵列。我已经制成了我认为是sop-38封装的好鹰库，但是我不确定该对ic底面的焊盘进行处理。数据表具有带和不带焊盘焊接的热特性，但我怀疑我会希望焊盘提供散热。这是我迄今为止最雄心勃勃的焊接项目，在制作第一轮电路板之前，我想提出一些问题。 我应该将散热器挂在底部的接地多边形上还是断开连接？我不确定如果温度过高，是否会引起接地问题。 我是对此进行重排的唯一选择，还是有手动方法？我从未进行过任何回流焊接，而手焊则更加舒适。我绝对不愿意做一个模版来做这种事情。是否有某种导热化合物或某种可以使热连接与焊点相媲美的东西，还是最好的焊料？ 数据表针对焊盘尺寸，通孔图案和模版开口提供了非常具体的尺寸。我的阻焊膜是否应该大致遵循数据表上的模具开口轮廓？

12 soldering  pcb-design  pcb-assembly  reflow 

寻找有关如何开始将我的创作提升到更高水平的资源。 我在哪里： 我是一名软件开发者，对硬件设计的经验有限 使用带有面包板的Arduino Duelimanove / Uno预制板，项目盒以及大量胶带和扎带，轻松创建东西 我要去的地方： 将“面包板”解决方案变成定制的非贫民区PCB 将Arduino / Netduino芯片集成到设计中 作为软件专家，我真的不希望用更新的“计算机设计并交付给您”模型手工制作PCB。 设计量很少（一次最多1个，一次最多5个） 到目前为止，在我的Google搜索工作中，我曾尝试寻找一家可能拥有Arduino模板组件的外包PCB制造商，该组件可以放在虚拟PCB板上并开始弄乱，但什么也没找到。我假设有一些特定的度量标准可以让我创建自己的组件，但不知道如何搜索它们。 此处提供的任何建议都将受到供应商，软件，我需要对其进行自我教育的概念等方面的赞赏。

12 software  design  pcb-design 

在设计PCB之后，我使用本地CAD工具对其进行检查。我需要检查什么以确保生成的Gerber文件正常？

12 pcb  pcb-design  checklist  gerber 

我想在PCB和蓄电池之间建立电源连接。我需要它来处理高达100A的电流，并且要在机械上非常坚固，因为它将安装在一辆越野车上。 在我用Perfboard（圆点PCB）制成的原型中，我将大电线分成16个较小的部分，然后将它们通过不同的孔。然后，我将所有焊料焊接到底部。 电线和连接器是模型爱好的标准配置： 蓄能器的连接器是EC5 BLDC引擎的连接器是一个3.5mm三重子弹连接器 这样做确实很好，因为它既坚固又可以在很小的占地面积内容纳较大的电线。我使用了类似的技术来从耗散器下方的半桥中检索输出电流。 现在，我想制作一个印刷电路板，并想复制相同类型的连接，但是我不确定如何进行： 创建包含多个彼此靠近的通孔的组件会引发大量的设计规则错误。 我的PCB编辑器（Proteus-Ares）认为每个通孔都是不同的连接器，因此创建组件很麻烦。 我宁愿尽可能保持标准，因为我将PCB订购给一家商业制造商。 一些意见建议使用PCB母线。我知道这会建立很好的联系，但是我看不到如何将它们安装在模型车的电路中。电路是BLDC控制器，具有2个电源输入和3个电源输出。 我欢迎任何想法，包括以其他方式创建连接器或使用其他PCB编辑器。 编辑 克里斯·斯特拉顿（Chris Stratton）建议研究一个实际的商业ESC模块。我应该以此为起点。这是其中之一的反汇编： 现在我有更多问题： 好像电源线已焊接到带有小点的金属区域。有人知道这是什么吗？ 另一方面，有一种平板。这是电动巴士吗？

12 power-supply  pcb-design  connector  wire 

这是这个问题的直接延续。所以这是我的布局，您对微控制器方面有何看法？ 2019年4月更新：我在2016年春/夏建立了该评估板，但从未在这里更新结果。该电路板工作正常，唯一可观察到的数字噪声泄漏到模拟信号的原因是模拟/数字接口中电路设计的某些错误选择，而不是布局/接地（并且在以后的版本中进行了修复，也消除了很小的噪声） 。现在，我只有一块商用板，其CPU部分的设计主要基于此处显示的布局，并通过了EU EMC测试，因此答案是，这种布局至少足以胜任其工作。 实际的旧问题如下： 编辑：基于Armandas的回答，我现在的印象是微控制器布局足够好。如果还有人要说这在防止数字噪声泄漏到模拟端方面有多好，我仍然会非常感兴趣，这基本上是我下面的第4点。当然，关于微控制器方面的任何其他评论也都受到欢迎。 堆叠是 TOP：信号 GND：坚固的接地层，任何地方都没有切口或走线 PWR：电源 BOT：信号 TOP（红色）和PWR（紫色）层，顶部丝网印刷[请参见下面的更新 ] BOT（绿色），带有用于与上述比较的顶部丝印 此处数字/模拟分割（逻辑上，接地层是实体）。电源（+3.3数字，DAC和MUX，模拟）输入到左下角，三个电容中有47uf储液电容。铁氧体磁珠（FB101）将+ 3.3V的走线与uC电源分开，并连接至DAC和MUX。uC位于左上角，TOP下方的平面是局部接地，通过C720附近的通孔连接到GND。±15±15\pm15 uC是STM32F103VF，我将以72MHz运行。晶体为8MHz。uC右侧是标记为“ Control 1”的部分，其中包含两个DAC和一个多路复用器，用于多路复用uC内部DAC1的输出。右下方是“ Control 2”附近的另一个多路复用器，用于多路复用uC的DAC2。从uC的DAC接收信号到运放的信号的磁道是在通向多路复用器之前对其进行缓冲（UREF1）的两条磁道，分别是从过孔到C712右上方的磁道。DAC与SPI总线连接，该总线从uC的右上角离开。 DAC和多路复用器为右侧的模拟声音生成器（大多数未显示）生成控制信号，而不是直接生成音频。但是，我希望在生成的音频中也能听到其中的任何重大数字串扰，这很糟糕。我的目标是 kHz的控制速率，这意味着8路多路复用器以 kHz 的速率获得新的采样值。111888 离开uC的其他曲目是： 地址从MCU1的uC顶部到MUX2的右侧选择并启用MUX。 PWM信号进入电阻阵列RR901。我正在尝试这种方法，本质上是通过以某些方式组合PWM波形来生成波形。如果这不起作用，或者通过此路径泄漏的噪音太多，那没关系，我将在下一个修订版中将其保留。我以为如果将RR901留在外面，基本上不会有噪声通过该路径泄漏？ 来自最终音频输出（未显示）的ADC信号到达uC右下侧的引脚26。它用于校准模拟端的某些功能，因此只要能提供有效的10位左右精度，一切就可以了（这是12位ADC）。 在电源层，DAC / ADC参考来自UREF1（我实际上并不需要非常特定的参考电压，但我需要与DAC的最大输出进行精确比较）。 进入数字和模拟部分之间的某些电阻器（例如，R713和R710）的GPIO可以打开和关闭模拟部分中的各种功能。R与C一起尝试从uC滤除任何数字噪声，请参阅此问题。 最后，RC网络R715，R716，C709过滤并衰减GPIO的输出，用作VCF（未显示）的步进输入以对其进行校准。 我想知道一些特定的要点： 水晶是否足够靠近并正确布线？我必须将uC模拟部分去耦电容放在晶体和uC之间，因为那是引脚所在的位置。 C715是VDDA的去耦电容。请注意，为了将去耦电容C717连接至Vref +，Vref-，我必须将VDD路由至C715，并在C717周围有相当长的轨迹。这不好吗？ VREF-和VSSA直接接地，VREF +和VDDA的去耦电容的接地侧也一样。这与奥林在上一个问题中所说的一致，所以我认为现在应该可以了吗？ 看起来是否有可能从DAC获得合理的输出？我希望获得约12位有效的信噪比。uC DAC是12位的，而外部DAC是原型的16位（有引脚兼容的12位版本，所以我以后总是可以调低）。 任何其他意见或建议也非常受欢迎，因为我不是专业EE，所以我在这里可能还会犯一些愚蠢的错误:) 更新： 我将根据此处的建议收集最新版本。 根据Armandas的建议在顶层进行更改： C715和C717的互换顺序 将最大功率平面的间隙从6密耳增加到9 mil（更大的平面，并且该平面将不通过引脚流动，例如使C712接地断开） TOP …

12 microcontroller  pcb-design  layout  dac  mixed-signal 

我越来越多地发现自己需要拆开设备以寻找并连接到串行键盘。这些便笺簿通常使我可以访问用于研究或修补的底层操作系统，而我对此非常满意。 不过，我不满意要进行必要的硬件连接。就是说，虽然我拥有焊接工具，但是我却非常害怕使用它们。作为一个软件专家，我真的只想进入，看看一些东西，然后出去，而不会造成任何持久的损害。 将引脚/导线连接到测试点或无焊料的非通孔焊盘上以进行短期使用是否有交易技巧？也许导线带有圆形导电尖端，可以很好地屈服于胶带或热胶？ 便签站点示例：

12 pcb-design  soldering  wire  pcb-assembly  testing 

遵循此凌力尔特（Analog.com）应用说明AN47FA（1991），我发现这类RF PCB非常相似（图32 p.18和图f10 p.107）。 （由于文档的某些局限性，因此图像以黑白方式显示。） 撇开这些实际上是单个铜板，严格地说，这不是PCB而言，从文件说明中推断出的一些标准是： 缩短输出引线长度， 使用全局接地平面， 在连接器后面使用一块板作为反射平面。 但是，这些技术是否实际上已在更现代的RF PCB中标准化了？ 哪些是这些技术的更正式指南？ 它们会被更好的PCB打印技术组件取代吗？ 还是这些电路是通过这种方式构建的，因为那时PCB价格更高？我真的很怀疑这最后一点，当时制造PCB的实验室技术是众所周知的，并且同一文档指出焊接时粗心大意。 提前致谢，

11 rf  pcb-design 

这可能更多是机械问题，但是有人知道这些磁性电源连接器是什么吗？您会在Fitbits和其他物联网设备上看到这些。 我正在构建一个具有防水要求的物联网板，因此没有USB连接器。 通常，这些磁性“点”插入件模制在塑料外壳中，然后DC适配器具有定制的模制连接器，该连接器具有与磁性连接到设备的匹配“点”。 这是来自我正在谈论的带有“点”的设备的图像。 有没有现成的名称或制造商出售这些产品，以设计带有这些磁性“点”的电子产品？ 我在想有人必须出售预制电缆，例如USB公端到另一端的“点”，以便您可以插入USB母端壁疣。

11 pcb  pcb-design  pcb-fabrication  pcb-assembly  mechanical 

我看到许多RF PCB的周围都有很厚的圆形圆形裸露铜，例如以下示例： 我的直觉认为这是用于某种接地或屏蔽罐的，但是我在没有这些的PCB上看到了这一点。 这种具有特征的圆形带的设计原因是什么？

11 pcb-design  high-frequency  shielding  hf 

USB3 SS连接的正极线和负极线可以互换吗？ 我问这个问题，因为我已经看到它是在赛普拉斯FX3的原理图中完成的。还是这是原理图表示中的错误？

11 pcb  usb  pcb-design 

我在一块非常拥挤的PCB上工作，并且具有300kHz至500kHz之间的高增益放大器 通常，我会在该频率下使用Mu金属或类似材料进行屏蔽，但显然没有人制造Mu金属PCB。因此，我可以选择固体或带阴影的倒料。不能使用外部屏蔽。 我没有任何受控的阻抗轨迹。 我唯一担心的是高频交流磁场。我们在射频笼中使用铜网屏蔽，效果比我预期的要好。我怀疑这是由于短路造成的。 我问了几家屏蔽公司，但他们没有为这类应用描述其网格特征。 有人可以指出一些数据，这些数据表明在这种情况下，实心或网状铜的浇筑效果会更好吗？

11 pcb-design  shielding 

我正在研究一种正在测试通过FCC B部分（CSRR 22）排放的设备。该设备在一个角度和极化（垂直）下发生故障，因为它的发射在100-200Mhz范围内，超过了阈值。 测试结果显示在145Mhz和128Mhz处有两个特征峰。宽带噪声的一种来源是振铃。振铃具有多个谐波分量。 问题 PCB具有2个开关模式电源（SMPS），它们是Semtec TS30011 / 12/13系列芯片。（资料表）仔细检查后，功率输出上有振铃（在电感级之前），SMPS 1的振铃频率为145MHz，而SMPS2的振铃频率为128Mhz。值得注意的是，它们承受的负载不同。它们的原理图是相同的，其布局有些不同，但80％相同。 我必须采用哪些布局选项来降低EMI噪声？ 我正在忙于调整进入电感器的走线厚度以减少杂散电容 请注意，在布局中看不到GND浇注，将所有Caps很好地绑在一起 我不知道如何调整滤波器组件以减少振铃。 测试结果（3M，垂直方向） 原理图和布局1 可以通过将铁氧体磁芯放置在设备的电源电缆上来解决此问题，但是由于各种成本和美学原因，这不是最佳解决方案。 电感器前测量 两个SMPS彼此相邻的布局 所有关于GND的参考都是隐藏的，下面的电源层为Vin提供5-12V的电压，它们各自固定为输出3V3

11 pcb-design  layout  emc 

更新：后续问题显示了我对最终PCB布局的看法。 我正在用uC布置我的第一块电路板（我在使用和编程嵌入式系统方面有相当丰富的经验，但这是我第一次进行PCB布局），这是STM32F103，这将是混合信号板同时使用STM的内部DAC和一些通过SPI的外部DAC，我对接地有些困惑。 这些问题的答案： 去耦帽，PCB布局 竞争PCB晶体布局建议 PSoC的混合信号PCB布局 明确指出，我应该有一个用于uC的局部接地平面，该接地平面恰好在一个点处连接到全局接地，并且在该点附近具有一个局部电源网，该局部电源网连接到全局电源。这就是我正在做的。然后，我的4层堆栈是： 本地GND平面+信号，uC，它是100nF的去耦电容和晶体 全局GND，通孔除外。根据亨利·奥特（Henry Ott）这样的消息来源，地平面是未分割的，数字部分和模拟部分实际上是分开的。 电源，IC下的3.3V平面，用于3.3V外部DAC的粗线，用于在模拟部分分配伏的。± 15±15\pm15 信号+ 1uF去耦电容 在板上更远处，模拟组件和信号位于顶层和底层。 所以问题： 我应该在uC之下突破全球范围，还是将完整的地面平面置于本地之下？ 电源平面：我打算仅在uC下使用电源平面，并使用过孔将电源带到去耦电容，并因此将uC带到顶层，因为在其他地方我不能真正使用太多电源。外部DAC应该是星形分布的，因此我为它们设置了单独的走线，电路板上的其余部分为伏。听起来还好吗？± 15±15\pm15 我同时使用uC的ADC和DAC，并在电路板的模拟部分中生成参考电压，然后将其带到uC的Vref +引脚上，并在电源板上进行跟踪。我应该在哪里连接Vref-引脚：局部接地，全局接地，或在电源平面上建立一条单独的走线，以将其连接至模拟部分中的全局接地，接地应保持安静？也许靠近参考电压产生的地方？请注意，在STM32上，Vref-与模拟接地VSSA引脚不同（我认为它会到达本地GND平面？）。 当然，这里对设计的任何其他评论也欢迎！

11 microcontroller  pcb  audio  pcb-design  mixed-signal 

该符号类似于焊桥，但两端都有连接。 该符号的含义是什么，以及该符号的等效pcb是多少

11 pcb  pcb-design  schematics