Questions tagged «pcb-design»

这是试图针对以前提出的主题（仅在特定情况下）提出良好的一般性问答。 在为具有指定“差分阻抗”的差分信号对布置PCB板之前，您能描述一下我需要知道的吗？ 差分对用于各种高速串行总线，包括USB，MIPI，RS-422，RS-485，PCI Express，DisplayPort，LVDS，HDMI等。 “差分阻抗”的定义是什么？在PCB板上，是否需要像对电缆中的差分对那样绞合或交替布线？每个长度匹配的迹线的阻抗是“差分阻抗”的一半，还是更复杂？给定最大信号频率，长度匹配必须有多接近？ 可能有帮助的参考文献： 差分对路由 差分阻抗…最终简化了

11 pcb-design  differential  impedance-matching 

使用SMD来减小PCB尺寸是一个容易的选择，但我想知道与1206相比，主要使用0805尺寸是否真的值得？ 我不想同时存储两者。 这些是优点和缺点，您可以帮忙添加更多帮助决定的内容吗？ 使用1206，焊接更容易一些。 更高的最大功率。1 / 4W与1 / 8W->较低温度 更改为相同的功率。 1206（〜10％??）时，PCB会更大一些，但我不确定，因为您可以轻松地在1206下运行信号，节省2个通孔。无论如何，该板可能更多地取决于大型组件（我假设），如果µCurrent将使用1206而不是0805，那么PCB的尺寸是否相同？ 现在，价格/可用性对于1％的电阻来说是相同的，对于0805来说，0.1％似乎更好，这会保持这种趋势还是他们计划在未来几年逐渐淡出1206？ 我会为所有SMD选择1206，主要是为了更容易处理，但是我不确定是否缺少重要的东西？

11 pcb-design  surface-mount 

为了使数据信号线上的噪声最小化，我面临着如何正确布线的难题。在下面的示例中，有一个两层的柔性PCB（非常薄）。铜层为1OZ，布线为500万。红色是顶层，蓝色是底层。 蓝色导线连接到LED，LED每秒可多次打开或关闭，最大电流为10mA。红色的是3.3V 30Mhz数据信号，协议中没有纠错或保护功能，只有纯数据。我毫不怀疑会出现错误，这很好，我只想要最小的错误。 为了最小化蓝色路由在其上产生的噪声，路由数据信号（红色）的正确方法是什么？下面的示例仅说明了原理，我无法真正“四处走动”。 这是一个非常有限的空间设计，因此我没有容纳LVDS的空间。我只能让路线思想者或将其加倍。 谢谢。

11 pcb  pcb-design  noise 

我需要在PCB上打孔的焊盘，但焊盘的顶部和底部需要有不同的网，即，顶部和底部必须隔离。这是图片 是否可以为PCB制造商制造？如果是，我如何在Altium中设计它？

11 pcb-design  pcb-fabrication  altium  pcb-layers 

我找不到有关运行电源和FR4 PCB相邻层上的低压的明确信息。我了解允许的爬电距离，但是例如，我可以在4层1.6mm FR4 PCB上运行50Vdc，240Vac，0Vac，接地。使用6层PCB，在50V / 240Vac / 0Vac之间留空白层是否更合适？ 有人可以指出我的标准吗？我对Kervill的低压指令不太满意。

11 pcb  pcb-design  mains  low-voltage 

设计印刷电路板时，经常在任何地方放置1亿个公头。有时我认为最好放置一些连接器以获得更高的可靠性。这里有人知道哪种连接器/压接/工具组合既好又便宜？我记得有些Molex压接工具的价格在200-300美元之间，甚至更多……对我来说有点太昂贵了。因此，我正在寻找连接器系列和相关的压接工具。

11 pcb-design  connector  cables  wire  cable-assemblies 

我想知道是否有关于何时更改PCB编号（1.0或2.0）或修订版（修订版A，修订版B）的指南。

11 pcb-design 

我曾经使用过1层PCB和原型板。底层是所有路径，而“顶层”仅是组件的焊接。 现在，我尝试使用2层PCB，我感到困惑。我在顶层和底层创建了路由。我的第一个问题是关于2层PCB的实用性，是否可以避免使用跳线？我也想知道即使在顶层也可以在底层焊接元件吗？借助焊盘，这些层是否以某种方式像通孔一样链接？ 这是我在Eagle的董事会： 我的问题是关于“蓝色”路线的。例如，连接到IC4017的芯片：我应该在顶部还是底部焊接？ 我在底层使用了接地层，在顶层使用了电源层，这是一个好主意吗？ 很抱歉，这听起来很愚蠢，但是我很难理解“两层”概念。

11 pcb  pcb-design  via 

我打算用TDA2030A设计立体声音频放大器。这将是一个将由27.6V DC和每通道12W供电的放大器。 是否可以从中学习音频放大器的PCB设计指南？还是可以给您一些提示？

11 pcb  audio  pcb-design  amplifier 

我目前正在设计中，其中我的一个IC指定使用50欧姆走线。这个问题的答案是走线的特性阻抗，表明需要120 mil的走线才能获得该阻抗。 IC仅可容纳1880万条走线，并且假定走线之间没有空间。那么，如何在设计时考虑到该走线阻抗呢？显然，我可以减小板的厚度或增加铜的高度，但只能在某种程度上进行，我希望这种制造方式可以便宜一些。通常如何处理？ 我使用的IC是MAX9382，它可以在最高450 MHz的频率下工作，我可能会在400-450 MHz附近使用它。最初使用的数据是模拟的，但必须严格限制为数字化才能与该IC一起使用。

11 rf  pcb-design  impedance 

HC-49 xtal是8 MHz晶体，径向晶体是RTC 32.768 kHz晶体。C11，C12为22pF，C13，C14为18pF。 迹线直接进入微控制器（PIC24F）。 我尝试遵循Microchip的指南，但他们建议使用表面贴装xtal，并谈论了与我无关的“保护环”。

11 pcb-design  crystal 

我目前正在设计一个将12位ADC（MCP3208）连接到Raspberry Pi的电路板（除了其他一些与低速I / O相关的东西）。它通常会连接到模拟传感器（温度传感器，IR距离传感器和类似的东西，尽管并不总是需要12位分辨率，但在某些情况下，拥有更多信息确实是一件好事）。 我对模拟电路没有太多的经验，对所涉及的基础数学和物理也没有很好的理解。 我正在阅读有关ADC的几本设计指南，并且经常阅读诸如抗混叠滤波器，用于高阻抗信号的ADC驱动器，模拟地平面，以某些方式布置走线以减少噪声的内容，以及保持高速数字电子设备尽可能多地分离的内容。 ADC可以减少开关噪声，精密电压基准以及更多我尚不完全了解的内容。 所以我开始想知道，如果我没有专业知识来正确实现它，那么使用12位ADC是否对我有意义，因为我可能会因为电路设计欠佳而放弃2个LSB，而应该搭配10位ADC。还是在我认为的12位领域中，最佳电路设计并不那么关键。 应该采取什么措施来降低噪声（例如明显的旁路帽）？在诸如我的混合信号应用中（具有GHz处理器与ADC对话）的最大噪声原因是什么？实际上，只有在更高精度的应用程序（14-16bit +）中才需要做什么？ 我真的很想知道我应该注意哪些明智和重要的事情。

11 adc  pcb-design  mixed-signal 

在过去的一天里，我一直在墙上砸头，试图使它工作。.我有一个自定义的原理图和pcb库，当我尝试更新pcb文档时出现以下错误： 我已经检查了原理图符号和PCB足迹大约一百万次，并且确定我已正确指定了引脚。 我在大学里学到了一些有关使用Altium的知识，过去我在使用自定义原理图/ pcb库方面取得了一些成功，但是由于某种原因，我无法使该库正常工作。我已经在论坛上进行了一些搜索以查找此错误，但仍无法找到适合我的解决方案。 欢迎任何想法/建议！谢谢 编辑：这是示意图： 这是引脚2的属性： 这是PCB的足迹：

11 pcb-design  altium 

我生产的电路板主要是通孔，每年约有400个单元。每个都经过人工检查和测试。该评估板具有十个不同的电压轨，四个电压反馈放大器，三个电流反馈放大器，具有特定响应特性的微处理器以及其他一些部件。有很多检查。 我正在考虑为所有这些构建自动化测试设备。我认为提供适当的输入刺激，观察响应并给出“通过/不通过”的PCB将为我节省很多时间。我完全有信心做到这一点。但是，我不知道用于执行此操作的技术。 我想象一个测试台的电路板与被测单元（UUT）的占地面积相同。它将具有微处理器，适当的保护和缩放电路，以及从板上伸出的大量垂直引脚。安装点也会从UUT的测试台上伸出来。将UUT安装在测试设备的顶部时，电路板的底部与垂直引脚接触，从而使测试设备将刺激物馈送到UUT并观察响应。 这似乎是合理的，而且我有一个想法，就是我以前看过类似的东西。但是细节让我难以理解。底板上将使用哪种引脚？（部件号会很棒！）我是否需要在UUT上放置特定种类的测试点，还是只需要接触从板上伸出的固定销，就可以摆脱困境？还有什么其他问题？

11 pcb-design  test  production-testing  test-equipment 

首先： 这是一次过（或两次过）的业余爱好项目，仅此而已。如果这是商业设计，那么我将立即进入4层（尽管我一开始就不会设计这样的项目）。 只有真正必要时，才可以采用4层；此类板的成本至少是这些数量的两倍，而2层PCB的成本仍高于组件的总和。 目标是在两个连接器（USB-B到USB-A，均为母头）之间传递USB 2.0信号，大多数情况下不受损害。我的PCB实际上没有使用信号。 （如果这些要点将帖子移到“过于狭窄”的区域，请随时忽略它们：-） 因此，问题是：是否有可能取得可接受的结果？当然，主要目标是允许高速（480 Mbit / s）通信。 根据USB规范，差分对应具有90欧姆的差分阻抗和30欧姆的接地特性阻抗。但是，USB似乎可以容忍一些滥用行为。SMSC应用笔记（PDF）在讨论2层USB 2.0 PCB布局时提到，单端阻抗并不像差分一样重要，可接受的范围为“ 45至80欧姆”。 电路板规格为1盎司铜，中间介于63百万FR-4。 根据一些阻抗计算器（例如该阻抗计算器）（除非我误解了一点，它也不会显示单端阻抗），看来50 mil迹线和10 mil间距会产生〜90 ohm的差分和〜80 Z0欧姆。 （这些值来自Saturn PCB Toolkit计算器，该计算器是免费的，但需要下载。） 这些走线的长度约为3英寸，并且可能呈倒置的U形，靠近电路板边缘，因此我有空间在不破坏接地层的情况下路由其他所有电路（仅亚MHz信号）在USB迹线下。 我当然知道，整个努力有点疯狂；但是，这又是一个业余爱好板，似乎也由严肃的公司完成。 高速确实还远远超出了我，但是项目的其余部分很简单。我只需要在PCB上获得此信号，其他所有事情都是小菜一碟。 如果您错过了它，那么主要的问题是：这是否可能，并且结果令人满意？ 如果有更好的2层路由方法（例如，这篇简短的文章为此目的使用共面波导路由），请务必告知。我根本找不到很多与此相关的信息（既详尽又易于理解，但没有任何细节或方程式/计算器提及）。

11 usb  pcb-design  high-speed