Questions tagged «voltage-divider»

我对FPGA领域是一个全新的领域，并认为我将从一个非常简单的项目开始：一个4位7段解码器。我纯粹用VHDL编写的第一个版本（基本上是单个组合select，不需要时钟），并且似乎可以使用，但我也想尝试使用Xilinx ISE中的“ IP内核”功能。 因此，现在我正在使用“ ISE Project Explorer” GUI，并使用ROM内核创建了一个新项目。生成的VHDL代码为： LIBRARY ieee; USE ieee.std_logic_1164.ALL; -- synthesis translate_off LIBRARY XilinxCoreLib; -- synthesis translate_on ENTITY SSROM IS PORT ( clka : IN STD_LOGIC; addra : IN STD_LOGIC_VECTOR(3 DOWNTO 0); douta : OUT STD_LOGIC_VECTOR(6 DOWNTO 0) ); END SSROM; ARCHITECTURE SSROM_a OF SSROM IS -- …

9 fpga  vhdl  xilinx  energy  voltage  diodes  voltage-divider  undervoltage  hysteresis  relay  solid-state-relay  routing  matrix  power-engineering  ground  basic  arduino  infrared  reverse-engineering  avr  atmega  spi  usb-device  sd  arduino  arduino  voltage  transistors  transformer  output  voltage  signal  datasheet  input  output  microcontroller  microcontroller  xmega  power  relay  ac  control  microcontroller  atmega  c  frequency-measurement  image-sensor  pic  c  arduino  operational-amplifier  feedback  power  current  resistors  current-measurement  maximum-ratings  voltage  adc  arduino  counter  wireless  solar-cell  pcb-assembly  manufacturing  signal  distortion 

我一直在研究从较高的电压和电流源获得低压干线的方法，实际上从线性电源（环形，桥式整流器和电解电容）中获得的电压约为53-0-53V。 我天真地以为下面的电路应该在测试负载R3上产生30V的电压，相反，我的齐纳二极管坏了，晶体管Q2产生了很好的爆炸，这有些出乎意料，令人失望。它实际上吹走了中腿，这可怜的东西。 这个想法是让+ 15V和-15V电压轨为一个或两个运算放大器供电。我期望R1，D1和R2分别下降38V，30V和38V，因此，像一对标准串联稳压器一样，Q1的发射极将稳定在15V（相对于假设的0V电压，该电压并不存在），同样Q2的集电极将处于-15V。 我做错了什么？我想知道我是否误解了通过PNP的电流，由于它们的性质相反，它们总是使我烦躁。反正我怎么了 模拟此电路 –使用CircuitLab创建的原理图 更新： 齐纳二极管现在是1N4751A，30 V，8.5 mA，请参见这些规格。现在，齐纳电阻为4K7，齐纳电流约为8.5 mA。 添加电压源后，模拟运行并在齐纳二极管上产生大约+/- 2.54 V，在输出电阻上产生大约+/- 2.1V。 奇怪！要么模拟器不知道齐纳稳压器处于30 V，要么晶体管汲取了大量基极电流，但是使用如此大的负载电阻是不可能的。

8 power-supply  voltage-regulator  voltage-divider 

电压倍增器，如接近Cockroft-walton乘法器的一级的倍增器，是众所周知的。它们可以使交流输入的电压加倍，例如在变压器的输出端很有用。当然，代价是输出电流是输入电流的一半。我的问题是：是否存在执行双重任务的电路（希望是类比和无源的），而不是变压器，它要执行双重任务：输入交流电流，并以一半的输入电压输出交流（甚至直流）电流，是输入电压的两倍。输入电流。 洞察力：找到一种方法可以对两个电容器进行串联充电并对其进行并联放电。

8 voltage-divider  power-electronics  current-transformer 

是否可以设计一个具有零电流或非常低电流的开关的分压器电路？使用晶体管将电阻器串的末端与地面连接/断开连接是否可行？ 背景 该电路将完成两件事。电路中的每个开关将通过使用晶体管发送中断引脚LOW来唤醒IC（ATMEGA328P）。IC唤醒后，ADC将采样来自电路的电压，从而使IC知道按下了哪个按钮。 整个项目将由电池供电，使用此分压器可能会严重影响电池寿命。 该项目将1）从SD卡读取文件，2）进入睡眠状态，3）按下16个按钮之一唤醒并播放声音，并且4）进入睡眠状态并从按＃3的位置开始重复该过程。我预计它在运行时会消耗大量电流。 现有的分压器电路 可能的晶体管解决方案 在电阻串的末端和地之间放置一个晶体管，并按下按钮激活晶体管，将电压串的末端接地。这将导致5V的初始电压读数，并且一旦晶体管导通，实际的读取电压即为预期的电压。我不知道这是否行得通。 其他解决方案 根据问题28897，我可以使用高电阻值，例如10 MOhm。但这仍会消耗数百nA的电流。我希望为零。

8 transistors  voltage-divider 

我一直在尝试使用9V电池供电的运算放大器音频放大器。我只是想知道如何从电池分配电压，因为我发现了两种方法。。。 电路1： 一种方法是使接地轨成为电池的-ve端子，然后使输入信号直流偏移。。。 电路2： 或者可以像下面这样创建虚拟基础。。。 他们似乎都做着几乎相同的事情。我是否应该优先选择一种方法？ 编辑 根据Mark的回答，您还可以拥有一个如下所示的电源分配器电路。电源反馈环路中的（可选）电阻器的目的是在面对高容性负载时保持运算放大器稳定。同相输入端的接地仅用于使CircuitLab模拟器保持满意状态。

8 operational-amplifier  ground  voltage-divider 

我有一个非常简单的分压器电路，用于测量100欧姆铂金电阻的电阻。 我希望能够从电源上断开分压器电路以节省功率。 这可能吗？ ---------------------------+3.3v | | Transistor----low/high | | R1 | |-------to A/D pin | R2 | | ----------------------------GND

8 transistors  low-power  voltage-divider 

我很难概念化分压器设置中的功能。我已经阅读了其他几个问题/解释，其中回答者说“不考虑水”，但是一定程度上很难做到这一点。 我不明白的是，基于FIRST电阻与SECOND电阻之间的比率后，电如何变化/适应？我知道这是必须处理“压力”和管道的领域，但是如果您在流链中的阻力更大，那么从概念上讲，阻力在管道的下游有什么关系呢？ 并跨过外部分压器（但仍处于电压降和比率问题的领域）-如何/为什么所有电压通过一个电阻器电路中的电阻器下降，但电阻器/负载为2个以上，电子“知道”到某种程度，电压按比例下降？（显然，我知道电子不是有意识地解决这个问题并做出决定的）。为什么电压降在静态电阻/负载上不是静态的？为什么它取决于电路中的其他电阻器/负载？ （我不介意技术，但如果可能的话，请至少添加某种类型的视觉概念或演示！）

8 voltage  resistance  voltage-divider