电气工程

我了解以下几点： DRAM将数据的每一位存储到具有一定电位差的微型电容器中。 除非电容器连接到低压端，否则电位差应保持不变。 为什么我们需要刷新存储在DRAM电容器中的电势差？ 要么 电容器为什么以及如何失去DRAM中的电荷？（电容器是否连接到低压端？） 电容器不应该与电位差有关，因此DRAM应该像非易失性存储器一样工作吗？ 更新： 另外，如果您可以在评论中回答Harry Svensson提出的观点： 为什么需要更新DRAM中的电容器，而模拟FPGA栅极中的电容器却以某种方式保留其电荷？

9 voltage  capacitor  memory  non-volatile-memory  dram 

已关闭。这个问题是基于观点的。它当前不接受答案。 想改善这个问题吗？更新问题，以便通过编辑此帖子以事实和引用的形式回答。 2年前关闭。 这个问题与正常情况有些不同。 速卖通一直统治着我的生活，有时候我点了什至不需要的东西，因为它看起来很酷。几天前，我只花了几美元就订购了500x 555芯片，还没有用过。 这么多的555芯片我可以做什么出色的项目？我愿意接受所有荒谬，愚蠢，有用和无用或原始的项目。 也许是捕食者风格的巨型时钟？https://www.youtube.com/watch?v=UyBwKHCtgm0 又或者只是一个随机的LED闪烁矩阵，没有任何用处。 接受所有建议：)

9 555  ne555 

我正在使用12位6.4Mhz ADC记录传感器读数。 这是一个超声多普勒系统。DAC用于生成TX频率，该频率从移动的目标反弹并通过超声波传感器接收。 在我的测试环境中，该读数的幅度随时间推移是相当一致的： 但是，当传感器安装在现场时，我看到了这种奇怪的幅度调制类型的干扰： 我对接收到其他频率的干扰很熟悉，或者干扰了录音，但是我不知道是什么原因造成的，振幅似乎在某些点上下降了。 我什至不知道这叫什么，它有名字吗？更重要的是，什么会导致这种行为？ 更多信息： FFT的更多结果： 这不是摆设。放大“零交叉”之一： 我什至在Matlab中通过将ADC数据与200 Hz的正弦波混合来重现了这一点。 两个FFT峰值中每个峰值的顶部都有两个单独的最大频率，而不是一个。

9 adc 

遇到问题时，我正在通过电流镜测量电流。但是首先，我要提到的是，我用同一制造商和同一型号的两个电流表（Mustool MT826数字万用表）进行了测量。两者均设置为mA（毫安）测量设置，并且通过它们，对于流经Q1和Q2的两个集电极电流，测量到的电流约为0.5 mA。然后我认为最好将两个仪表都设置为uA（微安）的测量设置，所以我做到了。但是刚开始时只有一个。AM1设置为mA设置，而AM2设置为uA设置-我发现了一个问题。突然，通过AM1的电流约为2.5 mA，而通过AM2的电流降至300 uA。 因此，这让我思考了一会儿，得出的结论是，在电流测量的不同设置下，电流表被“视为”对Q1和Q2发射极的不同负载。所以，我的问题是： 当在不同的测量设置（uA，mA，A）之间切换时，电流表改变其内阻是正常的吗，还是由于购买了不良的测量设备造成的？ 模拟此电路 –使用CircuitLab创建的原理图

9 current-measurement  multimeter  error 

我正在制造设备，但PCB的尺寸越来越大。我以前从未制作过双面PCB，但现在正在考虑。我在学校焊接了一个，顶部是SMD组件，底部是通孔组件。在两侧插入通孔组件是否不好？我想不出这有什么坏处，但我想确定。这样可以节省很多空间

9 pcb 

免责声明：我不是训练有素的电气工程师...我是计算机科学专业的应届毕业生，作为射频测试技术拥有大约十年的经验。我并不是一无所知，对于我来说，经验对于这样的实际应用至关重要。我也是组织中唯一的RF人员。我正在寻求经验丰富的RF，EMI或EMC专家来解决这个问题。 我有一个无线屏蔽室，它可以兼作一间用16号焊接钢建造的办公室，用于隔离内部辐射。它的维护得不好，并且在过去的几十年中，屏蔽层出现了几次不正确的电气渗透。作为新的RF工程师，我正在尝试恢复屏蔽效应（SE），以防止电场和平面波在至少10GHz时衰减至少60dBm。维修完成后，我们将进行SE测试。 我进行了几处维修，包括设计和安装光纤的下截止波导（WBC）穿通装置，并摆脱以太网和同轴电缆。我已经正确过滤了所有POTS电话线，修复了指尖和刀口门，打了补丁，检查了蜂窝过滤器，并对几个区域进行了腐蚀/生锈处理。 这是最后剩下的问题... 房间内有用于HVAC温控器（Metasys N2，RS485，屏蔽双绞线）的数字控制线，该控制线穿过过滤器外壳的“脏侧”，并穿过16号钢中的3/8“小孔进入“清洁侧”。不允许删除线路。我可以看到两种选择：转换为光纤并通过WBC或将电缆屏蔽层粘结到钢制外壳上。我想我会理解，这是有问题的，因为它会滤除数字信号中的高频分量。如果我记错了，请纠正我。由于缺少光纤转换器上的交流电插座，很难转换成光纤屏蔽室的两侧。 我想将电缆屏蔽层粘结到钢制外壳上，并用钢或铜棉填充电缆周围的3/8“孔。您是否有经验的人认为这将“足够好”以实现>的屏蔽效果60dBm的电场和平面波衰减高达10GHz？

9 rf  electromagnetism  emc  faraday-cage 

在大多数汽车和卡车中，较粗的电缆将电池直接连接至启动器（电磁阀）。为什么这些电路没有任何过流保护？ 这是整个汽车行业公认的惯例。这里有两个单独的标准，它们专门使启动器电路免受过电流保护。（这两种情况都适用于后果更严重的船只；您不能远离海上大火。） 蓄电池中的每条未接地的输出导线都必须具有手动复位的无跳闸断路器或保险丝，除非输出导线位于从蓄电池到发动机起动马达的主供电电路中。 这些只是示例；我毫不怀疑，诸如SAE和ABYC之类的组织在其标准中都有类似的规定。数以百万计的车辆以这种方式接线。 除从电池到起动马达和电动转向马达的主电源外，所有电路均应提供防止过载和短路的电气保护（即，应安装保险丝或断路器）。 我要求这些豁免的工程依据。即使电缆比启动器绕组厚得多，机械故障或撞击仍可能导致接地短路。产生的电流很容易超过500A，足以焊接厚钢板。 我知道启动器比任何其他电路都需要更多的电流，但是可以肯定找到了一种具有成本效益的解决方案-例如易熔线。还是我弄错了？ 以下是一些对我没有意义的可能原因： 电缆太粗（相对于电池大小），因此不需要保护。在电缆融化之前，启动器将燃烧或电池爆炸。从“保护电线”的角度来看，这肯定是正确的，但我认为，这是在启动电路上进行过电流保护的更强有力的原因……以保护整个车辆。 该电路出现故障的风险极不可能。确实，起动器是坚固的设备，粗电缆具有更高的机械强度。但是，失败仍然可能发生，并且在现实世界中有时会发生。此外，该电路故障的影响可能是灾难性的，导致车辆完全损失或死亡。因此，我希望在故障模式分析中，问题的严重性将压倒（公认的）低可能性。 为将来的读者编辑： 大多数答案都集中在可用性上。这非常重要，但第二个原因是选择保险丝作为保护装置。断路器将减轻由于讨厌的故障而被搁浅的风险。（有人提到可能会失去转向，但包括Infiniti Q50在内的所有量产车仍具有机械备用。）幸运的是，有一个简洁的答案可以解释为什么连断路器或易熔连杆也不适用。

9 safety  automotive  circuit-protection 

我有一位同事将在接下来的两个星期内下班，并请我完成他的示意图设计之一。我列出了它需要执行的操作，这似乎很简单。 今天，我开始着手开始工作，在浏览了他已经完成的工作之后，我发现了以前从未见过的东西。 这是它的外观基础： 模拟此电路 –使用CircuitLab创建的原理图 我还没有看到这样的运算放大器电路在反馈电路中使用二极管。我知道它是一个窗口比较器，电路的这一部分用于检测电压电平，如果它超过或低于阈值，则打开LED。我只是无法确定反馈中电阻和二极管的作用。 我的首选运算放大器配置PDF是来自Texas Instruments（LINK）的一个，但找不到这样的一个。那么谁能告诉我这个反馈电路的功能是什么？ 注意：我已经将它们标记为V1，V2，OUT等，因为它们应该与电路无关，V1和V2正在测量输入电压，Vref是阈值，并且输出切换LED 编辑：我已更新原理图，以包括安迪·安卡提到的电阻，电阻值是当时原理图上的电阻值，它们可能不正确，我不确定，因为原理图还没有完成。

9 operational-amplifier  feedback 

我想知道如何构建一个简单的异步DRAM控制器。我有一些30针1MB SIMM 70ns DRAM（带奇偶校验的1Mx9）模块，我想在自制的复古计算机项目中使用。不幸的是，没有适用于他们的数据表，因此我一直在研究IBM 的Siemens HYM 91000S-70和“了解DRAM操作”。 我想要结束的基本界面是 / CS：输入，片选 读/写：读，不写 RDY：数据准备就绪时，输出为高 D：输入/输出，8位数据总线 答：在20位地址总线中 刷新似乎很简单，有几种方法可以解决问题。我应该能够使用任何旧计数器进行行地址跟踪，在CPU时钟低（在该特定芯片中不进行内存访问）的情况下，进行分布式（交织）纯RAS刷新（ROR）。我相信根据JEDEC的要求，至少每64ms刷新所有行（根据Seimens数据表每8ms刷新512，即标准的周期刷新为15.6us），所以这应该工作正常，如果遇到问题，我将发布另一个问题。我对获得简单，正确的阅读和确定以及确定我应该达到的速度更感兴趣。 首先，我将快速描述一下我认为它是如何工作的以及到目前为止我提出的潜在解决方案。 基本上，您将20位地址分成两半，其中一半用于列，另一半用于行。您先选通行地址，然后选列地址，如果/ CAS变为低电平时/ W为高电平，则为读操作，否则为写操作。如果是写操作，则此时数据必须已经在数据总线上。一段时间后，如果是读操作，则表明数据可用，或者如果是写操作，则表明数据已被写入。然后，需要在与直觉相反的“预充电”期间将/ RAS和/ CAS重新设置为高电平。这样就完成了循环。 因此，基本上，这是一个跨越多个状态的过渡，每个过渡之间存在特定的特定延迟。我将其列为“表”，该表按事务的每个阶段的持续时间进行索引： t（ASR）= 0 ns / RAS：H / CAS：H A0-9：RA / W：高 t（RAH）= 10 ns / RAS：L / CAS：H A0-9：RA / W：高 t（ASC）= 0纳秒 / RAS：L / CAS：H A0-9：CA / …

9 memory  timing  dram  7400 

下面是PCB的图片，其中有一束铜（？）点用于连接。 这些连接称为什么，有人将导线焊接到这些点。 尝试焊接30 AWG导线时，如果是一次性的，似乎可以使用，但是当多个导线彼此相邻时，它似乎太紧了。 也代表什么TB（每个点似乎都命名为TBxx）

9 pcb  soldering 

我正在使用ATmega328 + NRF24设计PCB布局。我完全知道图像中需要使用去耦电容C1和C2。 我的麻烦是：VCC来自电池（并联0.1 µF）。 您会注意到，VCC与C1（1206陶瓷0.1 µF）交叉，并到达引脚20。从C1 VCC到达另一个去耦电容器（C2，也是1206陶瓷0.1 µF）的引脚7和引脚7。 是对还是我需要将VCC分成两个分支，每个分支“去”一个上限？ 解释一下，这是其他布局：

9 pcb  decoupling-capacitor 

下面的电路尽可能简单，但是却不像我期望的那样。V3是进入晶体管基极的3.3Vpp方波，因此我希望看到当V3为低时V_Out为高，反之亦然。基本上是一个反相电路。 更重要的是，我希望该电路足够快以跟上400 kHz方波的速度。2222的输入端可能有25 pf的电容，这给R2提供了25 ns的时间常数。 模拟此电路 –使用CircuitLab创建的原理图 但是在仿真中，我看到V_Base在V_In的下降沿上花了一些时间作出反应： 不幸的是，这似乎使V_Out的开启时间比我想要的更长。请参见针对V_out绘制的V_In（请牢记反转）： 我可以通过降低R2或R3并加快电路速度来改善“伸缩性”，但是从一阶的角度来看，我不知道为什么必须这样做。我也不明白为什么只有一个边缘慢。Q1的基极-发射极电容不能解决这个问题，对吗？我缺少二阶效应吗？ 附言：我知道在基极晶体管小于发射极晶体管的情况下，有一个公共发射极电路是很奇怪的。让我们将此称为学术练习。

9 switches  bjt 

在计算单个MOSFET的栅极电阻时，首先将电路建模为串联RLC电路。其中，R是要计算的栅极电阻。L是mosfet栅极和mosfet驱动器输出之间的走线电感。C是从MOSFET栅极看到的输入电容（在mosfet数据手册中以给出）。然后，我计算出适当的阻尼比，上升时间和过冲的值。C我š 小号CissC_{iss}R 当存在多个并联的mosfet时，是否更改这些步骤。是否可以通过不为每个mosfet使用单独的栅极电阻来简化电路，还是建议为每个mosfet使用单独的栅极电阻？如果是，我可以C作为每个MOSFET的栅极电容器的总和吗？ 模拟此电路 –使用CircuitLab创建的原理图 特别是，我的目标是驱动由TK39N60XS1F-ND制成的H桥。每个分支将有两个平行的mosfet（总共8个mosfets）。MOSFET驱动器部分将包括两个UCC21225A。工作频率将在50kHz至100kHz之间。负载将是电感为31.83mH或更高的变压器的主要部分。

9 mosfet  gate-driving 

我正在浏览此站点中电压跟随器的定义，网址为 http://www.learningaboutelectronics.com/Articles/Voltage-follower 提出了一个基本问题，并提出了一种运算放大器电压跟随器作为解决方案。 没有运放就可以解决这个问题吗？

9 operational-amplifier  circuit-analysis  voltage-divider 

考虑一个具有输入信号X的上升沿触发D触发器，其建立时间为20 ns，保持时间为0 ns。输出是什么？ C是周期为40 ns的时钟信号。 在第6个上升沿期间，我们看到数据（或X）在从1变为0之前的20 ns（设置时间）内不稳定，因此输出是不可预测的，对吗？ 当我问我的教授时，他说触发器的输出将是20 ns之前的输入（X）值，此处为1。 他说的对吗？

9 clock  flipflop  setup