电气工程

我需要使用USB端口驱动电路（工作电流为150mA）。我想用保险丝保护端口， 因此得出的这个问题是我想要的是PTC保险丝。那是正确的结论吗？ 我会选择MF-PSMF035X，但是我对数据表中提供的所有不同电流感到有些困惑，并且无法真正分辨出该保险丝是否比“保险丝”“熔断”（对于可复位保险丝而言，您怎么说？）。当然，我不想烧掉主板上的保险丝。 所以这是我对不同潮流的解释： 一世中号一个XIMAXI_{MAX} =保险丝被破坏时的电流 一世HO L DIHOLDI_{HOLD} =正常工作电流 一世Ť[R 我PITRIPI_{TRIP} =通过“熔断”保险丝的最大电流 最高 跳闸时间[安培@ 23 C] =最大值。保险丝“熔断”所需的电流 现在，根据USB规格，我主板的USB保险丝应在1.5A处熔断。如果我的PTC如表中所示在8A处“熔断”，那么它实际上将无法保护我的MB，是吗？并且一世Ť[R 我PITRIPI_{TRIP}750mA的电流大于可以从USB端口连续汲取的500mA电流。那是问题吗？ 哦，此外：如果我只需要电源引脚，那么与USB端口的数据引脚最好做什么？我在某处读到，应该将它们做空，但这对我来说似乎不是一个好主意。

8 usb  fuses 

我正在评估要在物联网项目中使用的操作系统，但我不知道什么是最好的进行方法。 我正在使用带有32k RAM和CC2520 802.15.4收发器的TM4C123GH6PM MCU，如果系统已经提供了这些驱动程序，那就太好了。 系统将运行一个（交互式）任务，以绘制一个点矩阵屏幕并对用户输入做出反应。它将配置和应用程序数据存储在spi闪存上。将有一个包含多个模块的网格（基于802.15.4），以在模块之间同步数据，从模块中提取传感器数据并将其转发到网关（想到了rpl），并在八卦中分发OtA固件更新。喜欢时尚。所有这些同时也运行着一个内存消耗大的应用程序。 到目前为止，我已经研究了以下系统： RIOT： 优点 好的硬件抽象 占地面积小 非常活跃和乐于助人的社区 完整的802.15.4 / 6LoWPAN堆栈 缺点 不稳定，仍在发生根本变化 仍然包含比赛条件/崩溃 没有文件系统支持 少数网络协议 Contiki： 优点 成熟的系统，用于商业产品 具有许多有用协议的完整802.15.4 / 6LoWPAN堆栈 文件系统支持 cc2520支持 缺点 发展已过时 '成长'的代码库，很多烂 Tiva C口质量差 对现代平台的支持很少 非抢占式调度可能会导致应用程序出现问题 FreeRTOS： 优点 几乎没有其他复杂性 易于使用，可靠的调度程序 成熟的项目，用于许多产品 很多港口 缺点 没有文件系统 没有用于驱动程序的硬件抽象/没有硬件驱动程序 没有网络堆栈 动态内存使用率较高 NuttX： 优点 功能非常丰富，几乎感觉像Linux，但仍然很小 文件系统支持 …

8 cortex-m  rtos  freertos  contiki-os 

我要购买一个固定的电磁体和一个敲击板来固定一些东西，我想设计电路（由arduino控制）而不像培根那样油炸。我知道，由于固定磁铁是电感器，因此在电流中断时，我应该使用反激二极管以及可能的电容器来处理反电动势。但是，如果将固定磁铁从撞板上强行推开，会发生什么情况？为了克服磁力，我们正在做一些工作，所以我认为能量会流向某个地方，但是电路中的瞬时变化又如何体现呢？我看到通过线圈的电流增加了吗？电流减小了吗？因此，当磁铁碰到并锁定在冲击板上时，电路中会发生什么？ 基本上，我试图确定是否需要处理正向EMF尖峰和反向EMF尖峰，而且我的研究还不足以使我了解磁场如何自行解决。 编辑 我目前正在使用此电路： 模拟此电路 –使用CircuitLab创建的原理图 L1是磁铁；我不知道它的电感，但是它的串联电阻为20欧姆。D1是防止过电压的齐纳二极管；之所以选择R1是因为我仅有的齐纳二极管恰好​​是12V，并且我希望有一定的安全裕度，以避免由于L1以外的其他原因导致电源升高而造成短路。D2是反激式；它可以防止低于-1V的电压，但希望这还不足以破坏电容帽（肖特基会更好，但我周围没有一个）。 我通过打开和关闭电源进行操作。将来，我会将达林顿放在C1和V1之间。它能正常工作，即使我将印版分开也不会损坏任何东西，所以这很好，希望我不会对电源做任何令人讨厌的事情。我仍然需要以一定的范围来看待这个问题。 我确实有将自己的电感器与L1串联的想法。这将限制由L1的电感变化引起的电流变化。不知道我是否会那样做。

8 inductor  solenoid  back-emf 

我研究开关电源已有一段时间了。我已经了解了几种常见拓扑的工作原理，但是我仍然不了解控制电路结构中的细节。我们使用[RCRcR_c 和 CCCcC_c以“补偿”电压反馈。但为什么？我在PWM控制器IC数据表中看到了许多实用的示例设计。几乎所有人都包括这种RC补偿技术。但是他们都没有提到如何选择[RCRcR_c 和 CCCcC_c。为什么我们需要这种补偿？我们如何确定这些元素的值？

8 switch-mode-power-supply  feedback  control-circuit  compensation  error-amplifier 

考虑潮流问题。总线上注入的有功功率和无功功率是电压幅度和电压角度的函数，由 以上称为交流潮流方程，为简化分析，通常只考虑有功功率通过直流逼近，该逼近允许将功率注入的矢量写成电压角矢量的线性函数（所有电压幅度均设置为1 pu） 其中，以上称为直流潮流方程。Pi=∑k=1N|Vi||Vk|(Gikcos(θi−θk)+Biksin(θi−θk)Qi=∑k=1N|Vi||Vk|(Giksin(θi−θk)−Bikcos(θi−θk)Pi=∑k=1N|Vi||Vk|(Gikcos⁡(θi−θk)+Biksin⁡(θi−θk)Qi=∑k=1N|Vi||Vk|(Giksin⁡(θi−θk)−Bikcos⁡(θi−θk)\begin{align*} P_i = \sum_{k=1}^N|V_i||V_k|(G_{ik}\cos(\theta_{i}-\theta_k) + B_{ik}\sin(\theta_i-\theta_k)\\ Q_i = \sum_{k=1}^N|V_i||V_k|(G_{ik}\sin(\theta_{i}-\theta_k) - B_{ik}\cos(\theta_i-\theta_k) \end{align*}PDC=BθDCPDC=BθDC\begin{align*} {\bf P}_{DC} = {\bf B}\theta_{DC} \end{align*} 就给定系统而言，我们既解决了交流潮流方程的电压幅值和角度（通过Newton Raphson），又解决了直流潮流方程的电压角（通过矩阵求逆）。 现在我的问题如下：每种情况下产生的注射量是多少？对于交流解决方案，很明显，只需将交流电压的大小和角度代入公式即可获得注入结果。我对直流注入是什么感到困惑。总线上注入的实际功率由交流功率流方程式给出，因此我应该将直流角度和单位电压幅值取为交流功率方程式，以获得有功功率，以确定在直流下产生的有功功率注入近似？ 如果是这种情况，那么也可以将直流电压角和单位电压代入无功功率表达式中并获得答案。这是我困惑的根源，我以为直流近似没有考虑无功功率？这种替代没有意义吗？

8 power-engineering 

我正在设计一个PCB，并且有10 A-15 A的电流在走线中流动。我认为应使用300吨的轨道来获得1盎司的铜厚度。我看到不可能用300 thou的轨迹连接两个焊盘 ，因为它违反了设计规则，并且迹线中还包含其他焊盘，这是不希望的。 图：宽度为300的走线连接，焊盘和300的走线之间有80的走线（上方）和60的走线（下方）。 我要问的是： 此连接能否承载300条走线可以承载的电流？必须进行哪些测量？

8 pcb  pcb-design  trace 

为什么脉冲漏极电流高于MOSFET中的连续漏极电流？在MOSFET数据表中，脉冲漏极电流比连续漏极电流高出至少2倍。这背后的原因是什么？

8 current  mosfet  pulse 

verilog / system verilog >>和之间有什么区别>>>？我知道==只测试1和0，而只===测试1、0，X，Z。那么，它与移位运算符有何相似之处？

8 verilog  system-verilog  data-operator 

我有一个感应热板，有一天在插入时会炸掉配电盘中的保险丝。（当然还有设备的强制性烟雾） 在目视检查中，仅交流滤波器PCB表现出明显的损坏： 模拟此电路 –使用CircuitLab创建的原理图 （注意：R1也可能是51kOhm（颜色代码已损坏），L1＆L2是10.5英寸黄芯上的20.5匝。） 损坏说明： L1的右端子（原理图上的A点）和L2的某个地方（B点或C点，很难说成是环形）之间的PCB被电弧严重腐蚀了。 电阻器R1的外壳材料破裂并略微变黑，但并未像过载的电阻器那样“爆炸”该电阻器。R1可能只是在两个电感之间的电弧路径中。 就是说，R1的端子也变黑了。（也许是由于“徘徊”弧）？ PCB的照片：PCB的 底部是原始的。 问题： 我是否可以正确假设R1除了为C1提供安全的放电路径（例如在拔出插头时）之外没有其他功能？ 如果是这样，为什么R1不直接与C1平行？通过L1进行放电似乎是一个奇怪的设计选择... 知道是什么引起了电弧（大概在两个电感器端子之间）产生电弧吗？ 我的肠反应： 我的直觉是，滤波器PCB本身并没有真正的问题，但仅此而已。 由于感应加热板在高频下工作，是否可以合理地认为HF部分出现故障将HF送回线路？如果是这样，由于HF被L1和L2阻止，它会在点A和C之间跳跃。 然而，令我惊讶的是，大约10毫米的间隙可以被桥接，这似乎暗示了意外的高电压。 （注意：线路下方在热板的HF部分使用了1200V（外观未损坏）的电容器，这表明应该出现的最大电压是电路...）

8 ac  filter  arc 

我正在使用富士通微控制器，我认为我对以下细节有些不满意，这就是为什么我问这个问题。我有以下规格： 4M位闪存 内置产品：MB90F345E（S），MB90F345CE（S） 容量：512 KB / 256 Kwords 扇区配置：64K×6 + 32K×2 + 16K×2 + 8 K×4 分配的银行：F8H到FFH银行 他们似乎神奇地创建了12K字节的额外ROM存储器？我在这里想念什么怪癖？

8 microcontroller  rom 

最近，我在另一个论坛上发布了一个看似无害的问题。我试图将一个较小且相对简单的电路压低到两层板上，并询问与模拟地相连的铜浇注的屏蔽性能，而不是专门用于接地的独立平面。尽管我的问题仅是关于这种铜粉的屏蔽价值，但主要争议始于完全不同的观点。在我的布局中，我使用典型的分压器创建了虚拟地，该分压器为配置了单位增益的运算放大器供电，然后使每个模拟地返回到该虚拟地输出附近的一个点。我还在最不繁忙的层上进行了铜浇注，并将其绑在相同的模拟地上，同样在同一点上。但是很快就出现了一系列文章，这些文章使我无奈地使用了这种复杂的“蜘蛛网”方案，其中有很多类似之处，那就是我应该创建一个接地平面，并且将所有连接都连接到该平面的最近可用点（通过必要）。这么做的确可以使视觉上的布局更干净，更简单。但是，走了这么多年的“单点”路线，并且大多数情况下都取得了成功（意味着相当稳定）的设计，所以我很犹豫要进行更改。尤其是某些论点认为单点接地有些陈旧，并被归结为真空管电路。什么？在进行许多调整的过程中，我应该只创建一个接地平面，然后将所有连接都连接到该平面的最近可用点（必要时通过通孔）。这样做的确可以在视觉上使布局更干净，更简单。但是，已经走了多年的“单点”路线，并且大多数情况下都取得了成功（意味着相当稳定）的设计，所以我不愿意进行更改。尤其是某些论点认为单点接地有些陈旧，并被归咎于真空管电路。什么？在进行许多调整的过程中，我应该只创建一个接地平面，然后将所有连接都连接到该平面的最近可用点（必要时通过通孔）。这样做的确可以在视觉上使布局更干净，更简单。但是，走了这么多年的“单点”路线，并且大多数情况下都取得了成功（意味着相当稳定）的设计，所以我很犹豫要进行更改。尤其是某些论点认为单点接地有些陈旧，并被归咎于真空管电路。什么？尤其是某些论点认为单点接地有些陈旧，并被归咎于真空管电路。什么？尤其是某些论点认为单点接地有些陈旧，并被归咎于真空管电路。什么？ 因此，无论如何，我只是在四处研究，似乎显示出关于该主题的两个阵营。一个论点是，当有不间断的接地平面可用时，它总是优越的。另一个论点说，如果其高频电路的接地层更好，但对于低频电路（包括音频），单点接地方法更好，主要是避免接地环路。 当然，我仍然有一个难题，因为这次如果可能的话，原型成本将我限制在2层板上，这意味着我的伪接地层充其量只能是铜的浇铸，到处都是一些短的痕迹。但是在将复杂性或可能的例外添加到规则之前，我想将这个特定的问题提出来进行一般性讨论：对于涉及OP Amps的音频设计，单点接地方案什么时候才是可行的方式，何时越简单，“到接地平面的最近路径”就越好（或至少是足够的）选择。 举例来说，这两个分层的屏幕快照显示了同一块板的两个合理相似的版本，实际上约为4“ x 2.5”。在第一个图中，您可以看到电路板两边的许多长走线最终汇聚在标有AGND的单个焊盘上。第二个几乎是相同的电路，但是这次蓝色的铜线贫乏区域是模拟接地网的一部分，因此所有这些长线迹都消失了，而转而使用了最接近接地平面/铜的路径。除了可能对其他布局问题提出的所有批评之外，这仅是示例。我真的很想将此讨论限制在原始问题上。 单点接地版本 距地平面版本最近的路径

8 operational-amplifier  grounding  groundloops 

我正在研究AVR450应用笔记-SLA，NiCd，NiMH和锂离子电池的电池充电器中描述的模拟参考电压电路，其原理图如下（从第38页复制）。 第40页的示意图显示了使用模拟参考电路的充电器的MCU连接（下图）。用红色标记的是一个组件（BLM-21），其符号看起来像一个电感器，但我不确定它到底是什么。 我在网上发现它似乎是铁氧体磁珠电感器。 我的问题是： 上述电路中该组件的目的是什么？在我看来，它可能是带有C9的LC滤波器的一部分。是吗 如果我忽略它会怎样？

8 voltage-reference  ferrite-bead 

我正在研究一种新的设计（仍在布局组件中），如果我将QFP-100 IC的另一侧用于印刷电路板的话，我有机会将PCB的尺寸减小约40％-50％。重，可能需要粘合）和一些被动元件。 PCB是4层，因此节省是值得的，但是我想知道，如果同时使用两面并使PCB尺寸更小，我将为组装支付多少费用？2倍？我会用这些额外的组装成本实际节省任何钱吗，还是我最终会付出更多？ PS。我不确定现在是否可以报价，因为我还没有完成PCB，并且在给我报价之前他们可能需要更多信息，所以如果有类似经验的人可以分享他们的经验，我将不胜感激。我的想法，谢谢。

8 pcb  pcb-assembly  cost 

作为业余爱好者，我已经制作了几个简单的PCB，现在第一次要添加接地层，但遇到了一些问题。 据我目前了解，我需要： 使用多边形工具沿着我的木板轮廓创建一个多边形 将其重命名为GND 设置间隙 开启热敏元件以便于焊接 手动/自动路由后单击ratnest 问题是，在执行自动布线测试并单击ratsnest之后，我得到了空白空间，而内部接地平面似乎未连接到外部接地平面 图片： 我究竟做错了什么？

8 pcb  eagle  routing 

我一直以为光刻微芯片制造是一个没有分层的2D层创建过程，因此当您有一些或时，就会在电路中产生拓扑问题，对于任何不平凡的情况都是如此设计。K3,3K3,3K_{3,3}K5K5K_5 并且有论文谈论生产具有多层的“ 3D”芯片以节省空间，从而加剧了混乱。 是的，这很可悲，但这就是我在学校中学到的一堆神秘的谜语。难怪人们会开始关于将这些技术提供给我们的外星人的阴谋论。 那么，如何仅使用2D拓扑结构构建复杂的处理器和芯片呢？

8 integrated-circuit  microchip