Questions tagged «altium»

Altium是集成的原理图捕获，PCB设计和FPGA软件。

2
未使用的模拟输入该怎么办？
我正在使用ATmega328p atmel微控制器开发应用程序。我从28 PDIP版本开始，但是现在我想使用32 TQFP，在编译Altium项目后，我注意到它有2个额外的输入。 这些输入是ADC7：6，它们“用作A / D转换器的模拟输入。这些引脚由模拟电源供电，并用作10位ADC通道”，根据数据手册。 我在网上阅读过一些人使用ADC并具有浮动输入时得到未知结果的信息。我读到的它们是激活下拉电阻，但我看不到如何配置它们（因为它们不属于I / O端口）。另外，我的应用程序甚至根本不使用A / D转换器。 最佳做法是什么？我应该连接一个外部下拉电阻吗？忽略Altium错误？
2
两层PCB上的以太网RMII
简介：我的目的是将以太网连接系统设计为一种业余爱好（例如，花费大量时间，但又不希望花费太多）。我的设计约束理想地是坚持使用2层100mm x 100mm PCB，该PCB具有0.3mm的最小孔和0.15mm的最小走线/间隙，总叠层厚度最薄为0.6mm。在我已知的制造商中，生产4层PCB的成本超过了我所需数量的组件成本（在我的特定情况下，只有一个，但相同的成本最多可以生产10个PCB）。 我的方法：一个带有内置以太网MAC的ATSAME54N20微控制器，通过RMII连接到Altium Designer中的KSZ8091RNA PHY。 问题1：我成功的几率是多少？即使使用0.6mm总高度堆叠选项，对于RMII走线，也要维持68ohms的特性阻抗（仍然没有灌入GND）似乎是不可能的，但是最大走线长度小于30mm，而像CLK这样的走线则为4mm长。这样的电路中是否会出现振铃和反射问题？ 问题2：尽管没有进行长度匹配，但两条TX走线都路由在一起并与RX走线分开。我应该考虑严格的长度匹配公差吗？ 问题3：突出显示的NET通过两个未使用的引脚来备用，这些引脚将被设置为高阻抗。这是惯例吗？这样做会影响信号完整性吗？使用过孔是否更好？ 注意1：我发现了一些话题，讨论了通过NC引脚垫进行走线的情况，在我的情况下，我想知道有据可查的未使用的引脚。我也碰到过这篇文章，但是我打算自己对板子进行回流焊，并且缺乏这样做的经验，因此，我宁愿避免切断引脚并应对作用在芯片上的不均匀的表面张力。 注2：尚未运行从PHY到磁场的100ohm差分阻抗走线，但它们从PHY中出来而没有接近RMII信号。 注意3：我借此机会感谢社区的知识和帮助。希望以后有人对我的帖子有用！ 跟进： 所有RMII网的长度匹配为29.9mm +/- 0.1mm。 未使用的引脚未用于运行跟踪。 叠层由一块1.6mm的总厚度板组成，没有进行受控的阻抗。 仍然需要注入GND，以及一些3.3V多边形，并且不要在任何走线下突破。 这种设计更好吗？ 看起来可行吗？ 跟进2： -实现了与地面共面的波导，以实现更紧密的阻抗匹配。 对于我发现的RMII迹线的正确传输线阻抗，最全面的答案是维基百科： RMII信号被视为集总信号，而不是传输线。无需端接或受控阻抗；输出驱动器（以及摆率）必须尽可能慢（上升时间为1到5 ns），以允许这样做。驱动器应能够驱动25 pF的电容，从而允许PCB走线长达0.30 m。至少该标准说不需要将信号视为传输线。但是，在1 ns的边沿速率下，迹线长于大约2.7 cm时，传输线效应可能是一个严重的问题。在5 ns时，走线可以长5倍。相关MII标准的IEEE版本指定68迹线阻抗。美国国家半导体建议在MII或RMII模式下运行带有33Ω（增加了驱动器输出阻抗）串联终端电阻的50Ω走线，以减少反射。 其他一些包括RMII v1.2规范： 所有连接均旨在成为PCB上的点对点连接。通常，可以将这些连接视为电气短路径，并且可以安全地忽略传输线反射。PCB上较长的走线的连接器和特征阻抗均不在本规范的范围内。建议将输出驱动器保持在尽可能低的水平，以最小化板级噪声和EMI。 还有Sun Microsystems准则： 像MII信号一样，GMII信号将按照以下公式进行源端接，以保持信号完整性：Rd（缓冲区阻抗）+ Rs（源端接阻抗= Z0（传输线阻抗））。 所有RMII网的长度都匹配到40mm +/- 0.1mm。 未使用的引脚未用于运行信号跟踪。 未使用的引脚用于GND和3.3V连接。 堆叠由一块1.6mm的总厚度板组成。 这种设计更好吗？ 看起来可行吗？ 将某些引脚连接到3.3V或GND是否可以接受？如果没有这种做法，我可以做到。 我应该在共面波导上放置多少个过孔？有足够的空间容纳更多的ATM通孔。 …
2
将Gerber文件导入Altium
问题 我想将Gerber文件导入到Altium Designer PCB文档中以重新使用PCB内螺旋电感器，但是导入器无法以正确的方式解释Gerber文件。这里有人知道如何将Gerber文件导入Altium Designer布局吗？ 背景技术/我尝试过 的工作包含此PCB螺旋的设计是Linear Technologies的参考设计，这里有可供下载的设计文件（单击链接将下载一个.zip文件）。设计文件包含Mentor Pads PCB文件，也包含Gerber文件。 我正在使用的ECAD系统是Altium Designer 15.1。由于Mentor PADS PCB文件是二进制类型，因此我无法将其导入到Altium Designer布局文档中。Altium Designer只能导入ASCII类型的Mentor PADS PCB文件，我无权使用将PADS二进制格式转换为PADS ASCII格式的转换工具。因此，我试图将Gerber文件导入到Altium布局文档中。结果根本不对，只有一堆顶层铜。 我已经将Mentor PADS PCB文件打开到免费的Mentor PADS查看器中，并且设计看起来像应该的那样。我还将Gerber文件导入了CAMtastic（Altium Designer中内置的Gerber查看器）中，设计看起来像应该的那样。我还尝试从CAMtastic导出新的Gerber文件，然后将它们导入到Altium Designer PCB文档中，但是我对此并不走运。 添加到原始帖子（1） 我一直尝试将Gerber文件导入到Altium Designer PCB文档中的方法是，打开一个新的PCB文档，然后一次通过选择File->导入一个Gerber文件。导入-> Gerber文件。我第一次导入后就停了下来，因为我一团糟。 已添加到原始帖子中（2） 仅使用内置Altium CAMtastic查看器打开Gerber文件并不是我的完整答案。我想将这些Gerber文件中的一些设计元素转移到设计中，以供重用。
10 altium  eda  gerber 
3
如何在Altium中更改多边形间隙
在Altium中，当我绘制多边形时，它会自动在另一网的铜周围留下间隙。但是，我的Vin网是高压的，需要有1mm的间隙。因此，如果我绘制Vin多边形，则它与其他网之间需要留1mm的间隙。如果我在Vin通孔上绘制另一个网的多边形，则需要再留1mm的间隙。 我曾尝试设置设计规则，但无济于事。 当两个网之一是Vin时，如何使多边形自动离开1mm的间隙？
10 altium  clearance 
1
在Altium Designer中合并/串联总线
在Altium Designer 14.3中，我试图将两个16位总线合并为32位总线，其中一个输入总线变为输出总线的低16位，另一个变为输出总线的高16位。下面是我尝试的方法的图像。 尝试编译文档时，出现以下错误：Duplicate Net Names Bus Slice \Y[31..0]。我知道Altium认为我正在尝试重新定义\Y网络，但是除了打破单独的两个总线的所有针脚并将它们合并在一起之外，我没有更好的方法将两个总线合并在一起。如果它是FPGA HDL原理图，这就是我的设计方式。 我应该怎么做？
1
如何使用Altium总线？
我是Altium的新手，我正在尝试连接8条电线，但使用总线。我已经在Altium的网页上阅读了有关此内容的内容，但是我并没有过多地解释如何以所需的方式连接总线。我想以这种方式连接： 我知道引脚数在两侧都不匹配，但这是我的想法。如果可能的话，我想连接带有Port或Netlabel的总线。我已经尝试过这种方式： 但是当我导入PCB设计时，它没有连接。如何做到这一点的正确方法？
2
PIC12F675 GP4不起作用
我正在为一个项目使用PIC12F675，除一件事情外，其他所有东西都工作正常。GP4不能用作数字IO。我已经看了很多配置和代码，但是找不到任何东西。 配置： #pragma config FOSC = INTRCCLK #pragma config WDTE = OFF #pragma config PWRTE = OFF #pragma config MCLRE = OFF #pragma config BOREN = ON #pragma config CP = OFF #pragma config CPD = OFF 码： #include <xc.h> #include <math.h> #include "config.h" #define _XTAL_FREQ 4000000 void delay(unsigned int …
9 pic  c  embedded  programming  audio  oscillator  spark  dc-dc-converter  boost  charge-pump  eagle  analog  battery-charging  failure  humidity  hard-drive  power-supply  battery-charging  charger  solar-energy  solar-charge-controller  pcb  eagle  arduino  voltage  power-supply  usb  charger  power-delivery  resistors  led-strip  series  usb  bootloader  transceiver  digital-logic  integrated-circuit  ram  transistors  led  raspberry-pi  driver  altium  usb  transceiver  piezoelectricity  adc  psoc  arduino  analog  pwm  raspberry-pi  converter  transformer  switch-mode-power-supply  power-electronics  dc-dc-converter  phase-shift  analog  comparator  phototransistor  safety  grounding  current  circuit-protection  rcd  batteries  current  battery-operated  power-consumption  power-electronics  bridge-rectifier  full-bridge  ethernet  resistance  mosfet  ltspice  mosfet-driver  ftdi  synchronous  fifo  microcontroller  avr  atmega  atmega328p  verilog  error  modelsim  power-supply  solar-cell  usb-pd  i2c  uart 
1
将总线导线连接到通道化子表的各个端口
我有八线公交车chselect[7..0]。我还有一个4x重复子工作表，每个子工作表都有两个输入CSAb和CSBb。将这些输入表示为CSAb_0, CSBb_0, CSAb_1, CSBb_1,...,CSBb_3下划线后的数字表示重复子表的实例是哪个实例。 我想这样连接总线： chselect[0] --> CSAb_0 chselect[1] --> CSBb_0 chselect[2] --> CSAb_1 chselect[3] --> CSBb_1 chselect[4] --> CSAb_2 chselect[5] --> CSBb_2 chselect[6] --> CSAb_3 chselect[7] --> CSBb_3 这是我在Altium中的尝试 这是否正确和/或符合最佳做法？ 我也在Altium论坛上问过这个问题。
8 altium  bus 
3
如何在Altium中自动定位指示器？
有什么方法可以自动将组件标识放置在Altium中，使它们全部可见并且不与其他组件重叠？ 这里描述了一个清晰的示例，但它似乎是您必须购买的单独软件。是否有内置功能可以实现这一目标？ 我要实现的是：
8 altium 
1
Altium：线束作为多通道模块的输出
我正在设计一个包含多通道模块的原理图。我想使用带有输出信号的线束作为端口。如果使用单根电线，则输出处将有一条总线。这很清楚。但是我如何使用不同的线束？ 图片显示了这个想法，但是没有用！ 编译设计时出现以下错误： 具有重复条目的图纸符号图纸条目MEMS1-MEMS_CNT（被动） （针对每个实体和线束重复）
8 altium 
2
从头开始为Molex连接器创建Altium封装？
我正在尝试为Molex连接器创建占用空间，但我认为不可能与Altium内的向导一起使用，因此我想我必须手动完成操作，但是我完全迷失了。任何帮助，技巧，窍门，教程，视频或任何可以帮助我的东西。组件向导具有“边缘连接器”，但我认为这有所不同。 这是我要为其创建封装的连接器。这是3针版本。
By using our site, you acknowledge that you have read and understand our Cookie Policy and Privacy Policy.
Licensed under cc by-sa 3.0 with attribution required.