Questions tagged «pcb»

PCB是印刷电路板的缩写。PCB是电路组件及其电气连接的载体。

9
如何从PCB上删除该组件
有人知道如何删除该组件吗? 我试过吹热空气,用焊锡芯,试着用两个烙铁戳孔,将引脚切到PCB的附近,但不会松动。 如果我有一块矩形金属片,可以达到大约380摄氏度,并且可以一直拉动以卸下部件,那么就可以一直放在销钉上,这将是理想的选择。

7
我的PCB制造商只需要鹰板文件,而不是Gerber文件就可以和他一起制作电路板吗?[关闭]
已关闭。这个问题是基于观点的。它当前不接受答案。 想改善这个问题吗?更新问题,以便通过编辑此帖子以事实和引用的形式回答。 去年关闭。 这是我第一次制造PCB。 我的制造商只需要鹰板文件,而不需要Gerber文件。用它们组装电路板可以吗?还是我应该担心制造出有缺陷的板并浪费我的钱?

3
72针SIMM RAM:接地(Vss)和电源(Vcc)电压引脚如何工作
我有一个P1004B746400 B7464 REV.A板,它是一个72针SIMM RAM,上面装有两个TI TMS418169DZ芯片。根据72引脚SIMM配置,引脚#1,#39和#72为接地V ss,引脚#10为电源V cc。 但是,这些接地和电源引脚没有连接到任何地方,我的意思是,板上没有连接这些引脚的走线。现在,我想知道我缺少什么以及接地和电源引脚如何工作。 下面显示的是针脚#1和#72,它们之间没有走线。
17 pcb  pins  ram 


2
通孔如何商业化制造?
通孔是如何制造的? Wikipedia(http://en.wikipedia.org/wiki/Via_ ( electronics))提到“该孔通过电镀使其具有导电性,或者衬有管子或铆钉” 任何人都可以提供有关这些流程的更多详细信息,以期复制该流程吗?(我意识到标准的DIY方法是将一些单芯线穿过并焊接。这似乎相对较慢并且不适合自动化)。
17 pcb  manufacturing  via 

3
在PCB上增加散热措施会增加电阻吗?
我只是刚刚开始进行PCB设计(很有趣),遇到了一个称为散热的术语。它增加了热阻,因此可以轻松焊接组件。但是据我了解,热阻和电阻总是相连的。那么散热是否也以任何方式增加了电阻?如果没有,我犯的错误是什么?这听起来可能很愚蠢,但我无法摆脱。
17 pcb  resistance 

3
实时时钟的典型32.768kHz晶体是否必须将外壳接地?
下图是一个典型的32.768kHz晶体,通常在实时时钟电路中使用(例如:DS1307和DS1337) 关于此处发布的一个较早的问题,优良作法是将接地层置于晶体下方。但是,是否也必须将水晶的身体/外壳接地(就像在这些图片中所做的一样)?如果是的话,如果我们不将案件搁浅怎么办?
17 pcb  pcb-design  crystal  rtc 

5
用压缩空气清洁回路
我一直在和一位同事争论,用压缩空气清洁多尘的PCB是否是明智的解决方案。虽然我认为这是最好的解决方案(什么都不要接触PCB),但他声称喷洒灰尘会引起ESD,因为灰尘中积累的电荷不会在此过程中流失(最好离开一切)。我对此说法并没有真正说服,而我(有限)的ESD生产知识也无济于事。您的输入是什么?
17 pcb  repair  esd 



2
PCB布线:EMI和信号完整性,返回电流问题
如果我上过任何EMI / SI课程,那就是尽可能地减少回路。您可以从一个简单的声明中得出许多EMI / SI准则。 但是,由于没有或从未见过Hyperlynx或任何种类的完整的RF仿真工具...很难想象我需要专注于什么。我的知识也完全是基于书/互联网的知识……不是正式的知识,也不是与专家进行过多讨论的基础,因此我可能会有奇怪的概念或空白。 如我所料,返回信号有两个主要组成部分。第一个是低频(DC-ish)返回信号,该信号通常遵循您所期望的……沿着通过电源网络/平面的最低电阻路径。 第二部分是高频返回信号,它试图跟随接地平面上的信号走线。如果您将四层板上的顶层从顶层切换到底层(信号,接地,电源,信号),按照我的理解,HF返回信号将通过绕道而尝试从接地层跳到电源层通过最近的可用路径(最接近的去耦帽,希望...到HF可能更短)。 我想,如果将这两个分量放在电感中,那么实际上都是一样(近直流电阻才是最重要的,在HF处,较低的电感意味着沿着走线的下方跟踪)..但我更容易想象它们分别作为两种不同的模式来处理。 如果到目前为止我还好,那如何在具有两个相邻平面的内部信号层上工作? 我有一个6层板(信号,接地,电源,信号,接地,信号)。每个信号层都有一个完整的相邻接地层(显然,通孔/孔除外)。中间信号层也具有相邻的电源平面。电源平面分为几个区域。我试图将其保持在最低水平,但是例如,我的5V分离形式在电路板的外部采用了大而厚的“ C”形。其余大部分为3.3V,在大型BGA的大部分下方为1.8V区域,在其中心附近有一个很小的1.2V区域。 (1)即使我专注于确保信号在接地平面上具有良好的返回路径,我的分离式电源平面也会导致我出现问题吗?(2)低频回路在我的“ C”形5V平面分叉处绕道较大会引起麻烦吗?(我通常认为不...?) 我可以想象两个电感几乎相等的连续平面可能会在两个平面中感应返回电流...但是我的猜测是,电源平面上需要的任何明显弯路都会使返回信号自身严重偏向接地平面。 (3)此外,中间层和底层共享相同的接地平面。这有多大问题?我凭直觉猜想,直接在彼此共享相同的接地回路的走线上的干扰,比在同一层上简单相邻的走线耦合对彼此的干扰更大。我是否需要在那儿加倍努力以确保不会发生这种情况? 我怀疑可能会有“是的,但是您不能不模拟它就知道”的评论即将来临...让我们假设我是在一般地说。 编辑:哦,我只是想到了什么。横穿电源平面是否会分裂带状线的走线阻抗?我可以看到部分具有两个平面的理想走线阻抗是如何降低的...如果一个平面坏了,那可能是个问题...吗? 编辑编辑:好的,我已经部分回答了有关在信号层之间共享平面的问题。趋肤效应深度可能主要将信号限制在飞机自己的一侧。(1/2盎司铜= 0.7密耳,@ 50MHz时的趋肤深度为0.4密耳,@ 200MHz时为0.2密耳。因此,超过65MHz的任何东西都应该粘在飞机侧面。我主要担心200MHz DDR2信号,但<65MHz的组件仍然可能是一个问题)


9
PCB制造的安全性
我一直在家里制作一些业余爱好者的PCB,请注意,光刻胶显影剂和氯化铁蚀刻溶液都是很讨厌的化学物质,带有各种警告。 所以我非常小心 在处理时要戴护目镜。 任何时候都要戴一次性手套,然后再扔掉。 穿着旧衣服,以免飞溅物立即接触皮肤。 之后用大量水冲洗所有物品。 我的问题是,这需要多少,这些化学物质有多“讨厌”? 我将继续戴护目镜,因为它们没有什么问题,而且似乎也没有冒着伤害眼睛的危险。 但是其余的呢?如果在我身上滴一滴光刻胶显影剂或氯化铁(然后迅速洗掉),那可能是个大问题吗?如果我用不好的东西冲洗了,但仍然有微量的稀释化学药品有害吗?例如,我每次都扔掉一次性手套。我不相信我在那里有大量的东西,但我没有冒险。我总是可以洗一次再用一次,但是它们很便宜,所以我不愿意。但是,那里掉了几滴而又没有被洗涤完全清除并碰到我的皮肤有什么风险? 我当然不是在找别人说继续,没关系:)我只是想知道实际存在的风险,因此我可以做一个适当的谨慎级别,而不是超越现在的最高级别,坦白讲可能会很痛苦。
17 pcb  safety 

3
为什么有些PCB的镀层周边裸露?
我已经看到了许多PCB(主要是高速和RF板),它们在整个板的外围或各个部分(通常带有缝合过孔)中都暴露了铜。 我从来没有完全理解这些目的。我听过一些解释称它们为用于处理电路板的“ ESD环”,但是当有很多单独的周长时,尤其是在内侧时(如下图所示),这对我来说意义不大。这些只是顶部的地面露出了吗?如果是这样,揭露它有什么意义?从EMI的角度来看,无论上述接地孔是否裸露,我都不会觉得有什么不同。 我也听说过,或多或少接受这样的外围镀环,通常将其连接到GND,然后通过安装硬件连接到外壳。 谢谢!

1
为什么裸露的PCB会被磁化?
我正在研究磁传感器设计,并注意到我测量的磁场偏置随时间变化。我研究了裸露的PCB,并测量了它可以用强磁铁磁化。 我测试了两个空白(未填充的PCBS)。我测试的第一块PCB具有ENIG镀层,并且可能被磁化了。我对PCB进行了消磁,并确认磁性已消除,然后重复实验以确认。一段时间后,我意识到ENIG中的镍可能在其中发挥了作用。 因此,我用浸银镀层测试了PCB,但它也表现出相同的行为。我再次对其消磁,确认磁性已消除,然后重新磁化以确认我看到的行为是真实的。 我认为这并不重要,但是ENIG和沉银PCB在Isola P95基板上。 然后,我测试了两个具有HASL涂层的PCB​​,它们无法被磁化。这些PCB位于FR-4基板上。 有任何想法吗?

By using our site, you acknowledge that you have read and understand our Cookie Policy and Privacy Policy.
Licensed under cc by-sa 3.0 with attribution required.