电气工程

电子和电气工程专业人士,学生和爱好者的问答

2
电容器会存储电荷吗?
有一些简单的概念我并没有完全想到。恐怕我已经在工程学方面研究了两年,但是它们仍然困扰着我。电容器就是其中之一。有人可以解释吗? 电容器有什么作用?是否存储费用?如果是这样,那它怎么办? 我已经在Google和Yahoo上进行了搜索,但没有找到对我有用的东西。因此,如果我在这里解决了问题,我将感到很高兴。 附言:我希望这个问题不会再像以往那样成为题外话,而且人们不建议下一步该怎么做。这真是一件可悲的事情。
9 capacitor 

2
综合工具如何合成VHDL变量
我知道通过综合工具综合VHDL变量的两种方式: 变量合成为组合逻辑 变量被无意地合成为锁存器(将未初始化的变量分配给信号或另一个变量时) VHDL变量可以通过哪些其他方式合成?(例如:可以解释为FF吗?)
9 vhdl  synthesis  rtl 

1
AD转换器上差分输入的阻抗
我目前正在尝试将较快的ADC / DAC转换器芯片连接到FPGA以在将来接收和发送RF,但是我现在的主要目标是让转换器运行并连接信号发生器和示波器进行测试。 。 我来自数字世界。我做了各种各样的数字电路,并使用微控制器使用AD转换器来完成简单的任务,但是当涉及到模拟高速信号时,这些信号对诸如阻抗等多种因素具有差分和敏感性,我基本上不知道我要做什么。我在做。 我要用于该项目的芯片是AD9862。它虽然很旧,但价格并不昂贵,易于焊接,并且已被Ettus Research在其USRP的几种型号中使用,我将它们用作参考平台。如果您有更好的芯片的建议,请告诉我! 现在,我主要关心的是整个模拟域。AD9862具有2个差分输入,可以选择对其进行缓冲(这是我应该做的,对吧?),数据手册说输入缓冲器的恒定阻抗为200 Ohm。现在,我要做的就是将这两个AD通道连接到阻抗为50 Ohm的不平衡SMA连接器中,以便以后连接信号发生器或无线电前端。所以,我需要一个巴伦。 Ettus也这样做。它们有几个子板,您可以将其连接到底板上,以将不同的前端连接到AD- / DA-Converter。现在,如果我看一下完全符合我想要的功能的BasicRX子板(当时是:最简单的子板),我会发现它们正在使用称为ADT1-1WT的Balun 。如果我向上看,数据表告诉我,它的阻抗为75欧姆。那不是完全错误吗?我以为我需要50欧姆不平衡到200欧姆平衡的变压器。 同样,输入端用50欧姆电阻端接,输出端直接串联到AD(VINP_A / VINN_A和B),对接AD(VINP_A / VINN_A和B),对吗? 10pF电容器吗?我在邮件列表上读到某个地方,在此示意图中,低通滤波器的值在50欧姆的BTW中是错误的。这与AD输入的200欧姆输入阻抗根本不匹配。如果有人可以向我解释这一点太棒了!对我来说,所有的价值观都是完全不对的。 另外,PCB上的走线又如何呢?它们还需要具有正确的阻抗,以防止反射和驻波。我想匹配他们吗?因此,平衡-不平衡变换器的输出应该是到AD输入的差分阻抗为200欧姆的差分走线,而在平衡-不平衡变换器的另一侧,我需要50欧姆的走向SMA连接器的走线吗? 如果有人可以为我阐明这一点,那就太好了!这些都是您似乎只有在大学以电气工程专业而获得的所有东西,而我则是计算机科学的,这对我来说只是业余爱好,所以我现在有点迷失了:(

9
手动降低电阻器的容差
所有可用的电阻器都具有有限的容差。这是不希望的,特别是在高度敏感的系统中。虽然我们可以使用具有最小公差的电阻器,但我想知道是否有任何方法(例如设计特殊的设置以降低公差)可以用来将公差值手动降低到所需的最小值?

1
如何在Proteus中制作自己的设备
我通过AND,XOR等在ISIS中制定了一种16位解码器的方案,现在我想使用该方案来制造自己的设备。带端口的块。这个怎么做?我找到了视频,人们在这里制作障碍物及其端口,但是我从未见过如何使用自己的方案制作自己的设备。 我在ISIS中做到了: 它正在工作。我需要走这条路: 并做一个简单的块。这样的 事情:我可以保存到库中并在以后使用的事情。
9 proteus 


1
我应该在MCU / CPLD的输入引脚和VCC / GND之间使用电阻吗?
有时候,我希望我的MCU或CPLD输入静态逻辑。因此,我选择将其连接到VCC或GND。问题是我应该串联一个电阻来限制电流吗?我只是想了一会儿,得到了自己的答案:不!以STM32F103(数据表)为例,第86页: 从“输入泄漏电流”中,我知道当施加VDD时,输入电阻至少为1 M ohm,因此不需要串联电阻来限制电流。那合理吗?

1
共模扼流圈电感问题
在共模扼流圈中,我的理解是,共模电流会产生磁通量,这些磁通量会加在一起,从而增加它们之间的有效电感,从而使这些电流衰减。 当差动电流流过共模扼流圈时,磁通将沿相反方向流动,因此没有耦合,单个磁通将抵消为净0磁通,从而有效地使电感显得很小。 因此,当我查看具有电感规格的共模扼流圈的规格时,此额定值仅适用于共模信号吗?那是我的猜测,但我仍在努力获得更好的理解。

1
IC封装上缺少/浮动/升高的引脚的行业术语
最近的一个问题询问如何处理特定IC上的引脚丢失(使用接地的散热片)使我感到好奇。物理上缺少引脚或无法连接的引脚的行业术语是什么? 我知道这些在DPAK / TO252中很常见,有时在SOT封装中也很常见。 一些研究表明,TO252具有-3和-3+两种形式,其中-3具有截短的引脚,而-3+版本具有全部三个固定长度的引脚。-5和-5+版本也是如此。 但是这种截断销叫什么类型?必须有一个行业术语。

3
如何有效降低激活晶体管所需的电压?
我建立了一个电路,该电路基本上将音乐播放设备的线路输出(音频输出)连接到一组LED(实际上是大约200个LED的巨大条),因此它们会随着音乐及时闪烁(来自互联网教程-我有点初学者)。 模拟此电路 –使用CircuitLab创建的原理图 使用笔记本电脑作为音频设备(将电路连接到其上的耳机插孔),电路可以很好地工作。但是,当我使用较小的产品(例如iPod)时,灯光几乎无法打开。 我已经尝试过使用达林顿对(如下),但这会使问题变得更糟。这就是为什么我认为问题在于,音频输出未达到TIP31C晶体管需要激活的基极和发射极两端的0.7伏(达林顿对意味着它现在需要1.4伏才能激活)。 模拟该电路 根据我的研究,在TIP31C晶体管之前放大音频线路输出信号似乎是使用运算放大器的前进方向。有人可以提出建议,我应该连接到哪些输入? 我还读到锗晶体管仅需在基极和发射极两端施加0.3v电压即可激活,这有用吗?

2
如何在没有巨大压降的情况下组合多个晶体管逻辑门?
在回答我之前的问题:晶体管逻辑门中的电阻值 我所有的电路实验板常见类型的晶体管逻辑门: XNOR,NAND,INV,NOR,XOR,AND和OR。 两条黄线分别输入A和B。白线是逆变器输入。 输入A=0+ B=0+ inv=0给出: 输入A=0+ B=1+ inv=0给出: 输入A=1+ B=0+ inv=0给出: 输入A=1+ B=1+ inv=1给出: 所有逻辑均工作正常,但各门之间的压降差异很大。例如,XOR从创建栅极AND,NAND并且OR栅极和每个晶体管都会增加压降。LED几乎不亮! 我的目标是从晶体管构建一个4位计算器(使用我没有遇到此问题的CMOS芯片)。但是,如果每个逻辑门都导致类似这样的显着压降,那么我如何才能将10个逻辑门彼此组合在一起?我玩过很多电阻值,但是大多数组合使逻辑门无效。如何调整XOR上面的门以匹配其中的电压降,例如,这个简单的AND门? 编辑 (回答吉姆·迪尔登的回答) 我学到了很多东西,不能承受太多的压力,我对您的回答表示感谢!!! 图纸非常清晰,我相信将来会有很多人从中受益! 尽管确实很明显,但我从未意识到: - NOR= NOT(有两个输入) - OR= NOR+ NOT - NAND= AND+NOT “一切都基于简单的逆变器电路”确实可以解决问题! 所有逻辑门,包括诸如的组合门XOR,都输出相同的:) 最好的祝愿!

4
开漏微控制器端口
我想了解漏极开路端口(例如8051微控制器的端口P0)的概念。为什么我们需要在端口P0上连接上拉电阻? 我具有MOSFET和其他电子设备的基本知识。

1
处于SPI模式的SD卡是否尊重片选/从片选择?似乎正在我的应用程序中重置
我有一个具有微控制器(NXP LPC1343)的应用程序,该微控制器通过16位SPI 连接到FPGA。还有一个SD卡使用相同的SPI端口(MISO / MOSI),但具有不同的CS / SS引脚(根据SPI规范,它们均为低电平有效)。我需要做的一件事就是使用FAT32将FPGA中的数据写入SD卡上的文件中,这就是微控制器的工作。该微控制器正在运行FatFS,我已经可以独立可靠地工作。 由于微控制器只有少量的RAM,因此一次只能缓存少量的数据。因此,微控制器必须从FPGA读取缓冲区,将SPI模式更改为8位,然后将该数据写入FATFS。回想一下,为了将SD卡配置为SPI模式,必须在SPI总线以400 kHz运行时发送命令,并且必须进行一定的等待。因此,我只想执行一次初始化。 但是,即使在将SD卡上的CS保持高电平的同时在FPGA上执行事务,似乎也会使SD卡进入怪异状态,从而需要再次进行初始化。这当然是不希望的,因为初始化可能要花费几毫秒,以便仅写入4 kB左右的数据(同样受微型计算机的RAM容量限制)。由于我需要尽快写入几兆字节,因此性能从大约500 kB / s降低到不到100 kB / s。 我知道SD卡在技术上并不完全兼容SPI,但是如何解决此问题?
9 fpga  spi  sd  nxp 

1
保质期为10年的新型碱性电池有何变化?
我发现某些新的碱性电池(例如新的Duracell Duralock和Energizer Power Seal电池)的保质期为10年。大多数其他碱性电池的保质期为7年。 与旧电池相比,这些新型碱性电池的化学或结构有何不同,并且在各种负载下如何影响性能和电池寿命?Google在这里并不是很有帮助。

2
电感等效电容
由于电感器在充电/放电周期中具有相似的方程式,因此我想知道电感器是否具有类似电荷的特性。 电容器具有电容和电荷,而电感具有电感和_?电感是否具有V = Q / C函数?

By using our site, you acknowledge that you have read and understand our Cookie Policy and Privacy Policy.
Licensed under cc by-sa 3.0 with attribution required.