去耦底层电容器？
我在0805封装中的CPLD的每对V cc / GND 上使用0.01 uF去耦电容器。因此，总共大约八个电容器）。如果将去耦电容器放在底层并使用过孔连接到CPLD / MCU 的V cc和GND引脚，我发现布线电路板会更容易一些。 这是一个好习惯吗？我了解其目的是最大程度地减少芯片和电容器之间的电流环路。 我的底层也用作接地层。（这是两层板，因此我没有V cc平面），因此不需要使用过孔连接电容器的接地引脚。显然，芯片的GND引脚通过过孔连接。这是一张图片，可以更好地说明这一点： 朝向电容器的粗线为V cc（3.3 V），并且已连接至直接来自电源的另一条粗线。我得到V CC以这种方式，所有的电容。以这种方式连接所有去耦电容器是一种好习惯，还是我会遇到麻烦？ 我看到的另一种使用方式是，有一条来自V cc的走线和一条来自电源的GND走线。然后，去耦电容器会“抽头”到这些走线上。我注意到，在该方法中没有接地平面-只是加厚V- CC以及从单点接地运行的痕迹。有点像我在上一段中描述的V cc方法，但也用于GND。 哪种方法更好？ 图2 图3 这是去耦电容器的更多图片。我认为其中最好的是电容器位于顶层的电容器-你们同意吗？ 如果我想将其连接到接地层，显然需要一个通孔用于GND引脚。关于该值，Altera的文档中规定了0.001uF至0.1uF ，因此我将其设置为0.01uF。不幸的是，即使我在精神上注意到我需要在3 cm以下的地方安装另一个电容器，但我不记得要在原理图上实现它。根据这里的建议，我还将在每个Vdd / GND对上并联并联一个1 uF电容器。 关于功耗-我将为100位移位寄存器使用100个逻辑元素。工作频率在很大程度上取决于我将用来读取移位寄存器的MCU的SPI接口。我将使用AVR Mega 128L允许SPI使用的最低频率（即62.5 kHz）。使用其内部振荡器，微控制器将处于8 MHz。 阅读下面的答案，我现在非常担心我的地平面。如果我了解Olin的回答，就不要将每个电容器的GND引脚连接到接地层。相反，我应该将GND引脚连接到顶层的主GND网络，然后将该GND网络连接到主回路。我在这里正确吗？ 如果是这样，我是否应该有一个接地层？板上唯一的其他芯片是MCU和另一个CLPD（不过是相同的设备）。除此之外，它只是一堆插头，连接器和无源元件。 这是具有1 uF电容器和V cc星型网络的CPLD 。这看起来像是更好的设计吗？ 现在，我担心的是，星形点（或区域）将干扰接地平面，因为它们位于同一层。另外请注意，我V连接CC刚刚较大的电容器V CC引脚。这是好事还是我应该v连接CC提供给每个电容分别？ 哦，请不要介意不合逻辑的电容器标签。我现在要修复它。