Questions tagged «layout»

布局是设计PCB的过程，包括零件放置和走线布线。

4
我可以通过“无连接”引脚运行跟踪吗？
几种IC采用封装形式制造，其引脚数超过了其支持的范围。例如，采用SO8封装的LM317具有4 V OUT引脚和2 N / C （无连接）引脚。我经常想通过N / C引脚走线以简化布线，但想知道是否会使它们放弃重影。如果存在，那么制造商遵循的有关N / C引脚电气特性的标准或规则是什么？还是我必须搜索数据表/每次都要自己进行测试？
1
PCIe，诊断和改善眼图
我已经实现了使用PCIe的设计。区别在于PCIe接口被用作单个PCB上的芯片间通信通道（例如，没有PCIe连接器）。 根联合体设备是符合PCIe Gen 2的Freescale i.MX6，而我正在与之通信的设备是Marvell WiFi模块，后者是符合PCIe Gen 3的设备。这是一个以2.5Gbps运行的单通道接口。 我通过如下所示完成了一些信号完整性的测量：将高速示波器与适当的差动问题焊接在嵌入式电容的另一侧，如下所示： 对于时钟，眼图看起来非常不错： 但是TX数据不是很多： WiFi芯片具有片上端接，所以我不认为我需要任何其他端接，但是我对此可能是错的。 我发现可以在i.MX6处理器中为PCIe外设设置一些寄存器，但我不确定它们的实际作用。反复尝试也没有使我走得太远。 我检查过布局是否遵循正确的布线规则，并以正确的阻抗构造PCB。显然，我的系统中有些抖动，但看起来也有反射或去加重的问题。我希望有人可以用我的视力表描述他们看到的问题并/或提出一些解决方法。 干杯!
1
高加速度设计
我正在研究为机器人应用程序设计的电路板，该电路板将很快旋转，并且想知道是否需要考虑任何特殊的东西。它将处于6000rpm的范围内，板的边缘距中心50mm。这大约是2000g的恒定加速度，而冲击力是它的几倍。如果我将板子减震，那会减少突然的加速度，但不会减小旋转的加速度。 与正常的PCB设计有什么不同？通孔是否比表面安装更好？我应该以哪种方式定向该板，以使加速度平行于该板（最好）或垂直于该板？我应该以哪种方式定向组件？保形涂层或灌封是个好主意吗？无论是出于可修复性还是由于重量，我都不希望这样做。在什么类型的加速度下，组件内部本身会开始破裂？ 另外，也许这是问这个问题的错误地方，但是在这种环境下锂聚合物袋装电池的最佳方向是什么？
5
可以在面包板上构建开关电源吗？
我正在用LT1076-5或LM2576控制器IC之类的东西来组合开关电源（我的第一个想法）。这些IC的外部零件数量少，并且开关频率相对较低（56kHz-100kHz）。花了一些时间阅读控制器IC的数据表后，对我来说很明显，某些元件的放置对设计至关重要。那么，我想知道，是否建议甚至可能在面包板上创建和测试电源，然后再将其移至面包板布局原型板上。 如果我不需要超高效率（当电压下降到〜35V时，任何开关的性能都将优于线性开关，对吗？），这有什么区别吗？还是更有可能根本不起作用？
2
PSoC的混合信号PCB布局
我正在为模拟感测应用开发PCB。它在PSoC3上使用内部ADC。像往常一样，该应用程序是非常受限（11毫米X21毫米）的空间，所以我不得不让我在其中不会有较大的PCB上完成的PCB布局一些妥协。 该电路板由6v稳压电源供电，并包含两个5v线性稳压器。一个MCP1702为数字电源，以及MIC5205为模拟电源。该开发板正在检测五个A1324霍尔效应传感器。每个霍尔效应输出信号均由100nF + 1k RC滤波器滤波。一个传感器位于PCB本身（右下）。另外4个插入右侧的6针连接器。 该芯片充当SPI从设备，但ADC采样始终在 SPI事务之间进行，因此SPI不应干扰模拟信号。 可悲的是，我仍然在模拟信号上看到一些噪声（12位时约为1.5 LSB），我想知道是否可以做一些其他的事情来改善它。 请在新标签页中打开图片，以更高的分辨率查看图片。 添加： 我使用MCP3208完成的其他PCB设计以及相同的双5v电源，相同的传感器和相同的RC滤波器在12位时都没有产生明显的噪声。 PSoC3上的ADC是delta sigma类型。PSoC的此版本限于12位，但另一个部件号具有16位ADC（尽管采样率较低）。 我确实很在意这种噪音，真的很想将其进一步推向12 ENOB。原因不是精度，而是速度测量。当前，这种噪声水平使得无法在机器人上进行精确的位置和速度控制。 添加： 示意图。抱歉，这有点局促，但是您只能读取值。
4
布置电路板走线时，需要考虑什么阻抗？
我为微控制器等（通常在20 MHz以下）进行低速电路设计，现在我开始着手一些更高速的电路。我想知道的是： 高速电路中的走线需要考虑什么？ 是否必须对两个高速设备之间的每条线进行阻抗匹配？ 是否所有迹线都必须具有相同的长度？ 这些规则有很好的参考吗？ 可以使用开源电路设计工具（gEDA和公司）来做到这一点吗？
3
我把自己画在一个角落。如何布置？
我是一个业余爱好者，主要在DC项目中工作。为了进行开发和测试，我使用面包板，后来使用穿孔板。我的项目通常数量很少：一个Arduino Nano / Pro Mini +几个IC。 我所有的作品都是独一无二的，而制作PCB对我而言毫无疑问。 我使用IC和物理板本身来测试板上组件的布局。我有Fritzing，但这不适合规划物理布局；这更像是电路的理想视野，其中电线没有粗细，所有东西都整齐地排列在矩阵中。 我的问题是，有时我会自己画在角落里：在焊接了几样东西之后，我发现下一个插针埋在其他电线和组件下；没有办法焊接任何东西。我一直在寻找提示，但没有找到提示。您的流程如何运作？你怎么做这些事？ 这里有一些问题： 先焊接所有组件，然后再布线？ 将每个组件直接连接到Vcc，Gnd和共享信号，或使用导轨？ 如何布置变更？也许将来我需要添加一些内容。
5
不带EDA的电路板
对我而言，毫无疑问，生产新板时最耗时的任务之一就是从最棘手的布局过渡到最终的布局。我必须承认我不是专家，但是对我来说要花几天的时间，而且即使在电路复杂程度不高的情况下，如果没有Kicad的帮助，我将永远做不到。当我完全不知道EDA（电子设计自动化）软件的开始时，这对我来说将是非常有趣的。哪些技术，哪些工具？我相信人们应该在使用计算器之前学习如何用纸和铅笔进行数学运算，这就是我要问的原因。
14 layout  eda 
2
开关电源中铜层的用途是什么？
我正在考虑包括一个降压转换器来为3.3V微控制器供电，并且我使用TI的Power Designer生成了建议的参数布局。 我注意到，与所涉及组件的占地面积相比，此处的铜平面相当大。由于这是一个共同的参考点，因此我了解为地面设置一个平面的价值，但是为什么其他连接区域会有这么大的面积？是出于散热还是其他原因？（或者我是否对如何阅读图表有误解？）
1
USB数据线的布局有多重要/布局看起来如何？
目前，我正在板上配置USB数据线，我只是想了解一下我的设计效果如何。详情如下： 4层板（从顶部开始：信号，接地，分离的电源层，信号） 内部铜为0.5盎司，外部铜为1盎司 外箔和芯之间的预浸料厚度为7.8密耳 迹线为10密耳，差分对间距为9.7密耳 MCU引脚到并行电容的走线长度约为0.23英寸 我计划在设备的外壳中使用密封的USB连接器。我选择的连接器具有垂直头连接器布置，因此我将有一块板，将连接器焊接到该板上，然后在该板和主板之间有一根跨接电缆。 至于差分阻抗，根据上述规格，我认为我应该降落在91-92欧姆区域中的某个位置。当然，走线在整个连接过程中并不会均匀分布，因为它们在碰到连接器之前会穿过并联电容和串联电阻...但是我尽了最大的努力。 到目前为止，这是电路板布局的快照： 看起来怎么样？一对迹线之间的长度差异在5密耳以下。我担心的是可能弄乱了整个差分阻抗的东西……并使电路板和连接器之间的跳线弄乱了东西。
3
以太网布局准则
我正在研究直流插孔供电的以太网设计，并且已经从许多半供应商那里下载了许多以太网布局指南，并提出了不同的建议。例如，我已阅读应用笔记，建议几乎所有可能的终端电阻位置。在PHY处，在磁性处放置终端电阻，在PHY处放置TX，在磁性处放置RX，反之亦然。最受欢迎的似乎是在PHY，这似乎是最合理的。以太网使用平衡差分对，通常在极端处端接以过滤注入传输线的任何共模噪声，并且板上的RX / TX走线构成了传输线的一部分（这些以100 ohm的阻抗运行）匹配CAT5电缆阻抗）。 这里的另一个争议是如何处理地平面。如果不是DC插孔供电的应用程序，我的生活会更轻松。许多应用笔记建议在磁性元件（本例中为RJ45连接器内置）下不要有任何接地层，以避免耦合到接地层。但是...这正是我想要的。更好地耦合到地平面，然后耦合到一致性测试天线！插孔下方的接地层将有助于封闭连接器其余部分周围的金属外壳。我已经阅读了至少一个网上的轶事证据示例，这些示例声称在DC插孔应用中使用坚固的接地层具有更好的辐射性能，这与单独的带帽的隔离以太网平面相反。所以...我想我要在RJ45插孔下面保持坚固的平面。 有些论文还建议在RX / TX对下面不要放飞机。我无法决定这一点。我想避免将任何地面噪声耦合到RX和TX对中，但是我的经验似乎是，任何接地平面的分裂/开放通常都是基于轨迹类型思维而非声音物理。 这里是否有人对以太网布局有任何经验或建议，特别是关于RX / TX端接电阻的放置以及是否在RJ45连接器下方（带磁性）以及TX / RX对下面使用接地层？ ？任何建议，不胜感激。
13 pcb  ethernet  layout 
6
高频板设计有哪些“陷阱”？
我想设计一个用于模拟环路控制器的PCB ..板上带有A / D，D / A和处理器。（无论是DSP还是FPGA，我都没有决定。）由于这应该以10 kHz的频率调制模拟信号，因此它必须是一个快速的处理器。 据我了解，由于射频问题，为运行在150 MHz左右的处理器设计一块板可能非常困难。您可以在设计这种板时提供哪些建议？布局会出现什么问题？是否有任何良好的在线资源都具备相应的知识库？ 谢谢。
13 board  layout  pcb 
2
在PCB的两侧安装组件
我正在设计带有微控制器，CAN收发器，传感器（I2C）和线性稳压器的PCB。我想使PCB尽可能小，所以我的想法是使用两层堆叠的两面。我以前从未做过此事，只曾在板子的一侧使用过元件。 我最主要的担心是我应该避免退缩吗？例如，我会做出有根据的猜测，那就是将线性稳压器直接置于微控制器之后是不明智的选择。 我应该避免通讯线（I2C UART CAN）交叉吗？
2
一个连接器中有多少个接地和电源引脚？
我正在为一个项目设计一个子板。有35个I / O引脚需要连接到板上。如何确定要包括的接地和电源引脚的数量？如何确定这些插针在整个连接器中的位置？ 有人告诉我，这样的事情会很不好， P IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO G G IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO 我猜这样的事情并没有好多了： P IO IO IO IO IO IO …
3
倒出的顶层铜不好还是根本没有铜更好？
对于我正在做的两层小的两层板，我将顶层用于零件和信号，并将底层浇筑在底层，没有痕迹或痕迹很短，这是基于对我先前问题的评论和答案的 由于顶层太多了，所以切成碎片，这实际上使它变得毫无用处，因此，我也在尝试最小化IC和去耦电容之间的电流环路（如果我离开顶层，它将连接至电容和接地引脚分开，而不是在一个点上），因此出于上述原因，我决定完全不在顶层上使用铜浇注。 这种方法的问题是制造方面的问题，如果我正确理解，如果PCB两侧的铜不相等，FR4材料可能会包裹（尽管我不明白为什么通常的4层板不会发生这种情况）堆叠sig-gnd-vcc-sig），所以我回到了开始的地方 我一直在做很多研究，但仍然无法找到结论性的答案，而且我无法决定该怎么做。 这是一个示例板，右边的没有顶部铜板。 更新：根据您的意见，我对董事会进行了修改，以尽可能避免破土动工，但仍然无法决定顶层。
12 pcb  layout  emc  copper 
By using our site, you acknowledge that you have read and understand our Cookie Policy and Privacy Policy.
Licensed under cc by-sa 3.0 with attribution required.