Questions tagged «magnetics»

我最近吞下了一个6岁的微波炉。我很惊讶在烤箱的电气入口发现以下野兽： 原因：这个小型的1：1隔离变压器为900W烤箱供电，没有任何开关技术（电路中的所有东西都保持在50Hz主频率）：内部连接了一个大型高压变压器。我已经分析了电路并绘制了原理图： 如果我没看错的话，蓝色立方组件是一个电容器，其他两个小的蓝色组件也是如此（如示意图所示）。我猜想电阻器是一个泄放器，并且储罐LC电路已调整为在50Hz谐振（以在次级线圈断开的情况下阻止电流）。我想知道我是否缺少某些东西，如果不是，这是否是一种减小连接到电源的变压器尺寸的众所周知的技术。另外，在此插入东西的根本原因是什么？电隔离？

10 transformer  mains  magnetics 

我从未听说过这样的事情。但这确实符合我的需求。 我正在发明一种设备，在设备运行期间，它应该能够随时（用永磁体）捕获铁物体。该设备应该是可移动的，因此使用电感器会真正减少操作时间。 但是设备还必须能够关闭该字段，以便物体可以掉落。 我只能想到一个概念：将电感器放置在永磁体后面，以便在打开电感器时，其磁场将抵消磁体的永磁体。 如您所见，这是我尝试绘制一个连接到永磁体的线圈（绝缘体位于两者之间）。当线圈导通时，它应产生与磁铁产生的磁场相反的磁场。 这可能吗？有更好的把戏吗？

10 magnetics  theory 

我已经绕了我的第一个电感器，并用两种方法验证了电感。 但是，当我测试它的饱和电流时，它比公式给我的值低得多： Bpeak=V⋅TonAe⋅NBpeak=V⋅TonAe⋅NB_{peak} = \dfrac{V\cdot T_{on}}{A_e\cdot N}（单位：伏特，微秒，mm 2，匝数） 我将设置为0.2 Tesla，并且我在内核中使用N87材料。BpeakBpeaķB_{peak} 我承认我的绕组很松散，但除此之外，我不确定是什么原因会导致如此低的饱和电流。这一直导致我的升压转换器每次爆炸。 这是我的测试电路，用于测量饱和电流，增加脉冲宽度直到达到饱和为止，还用于方法2的电感测量。 模拟该电路 –使用CircuitLab创建的原理图

10 switch-mode-power-supply  inductor  magnetics 

强力磁铁对拇指驱动器（我假设不是）或SD卡有什么影响吗？这似乎不太可能，但是我希望有人能给我一个明确的答案，因为我宁愿不知道它实际上可以做到的艰难方法。假设磁体是强大的工业磁体，如果这对答案有重大影响。

10 flash  sd  magnetics  damage 

在此视频中，电气工程师兼YouTuber Mehdi Sadaghdar（ElectroBOOM）与Walter Lewin教授的另一个视频不同意。 基本上，Lewin教授在一个实验中表明，如果我们在闭环中连接了两个不同的电阻，并且如果我们使用线圈产生变化的磁场，则这两个电阻端点处的电压将有所不同，这与预期相反来自基尔霍夫（Kirchhoff）的电压定律（KVL）。 模拟此电路 –使用CircuitLab创建的原理图 根据该实验，左电压表VM1显示出与第二电压表VM2不同的电压。然后Lewin得出结论，当磁场变化时，KVL不成立。他给出的数学原因是磁场是非保守的，只有当磁场是保守的时，才可以从麦克斯韦方程组推导KVL。然后他说这个实验证明了他的主张。 另一方面，Mehdi指出了两点：第一，探测的方式不正确。不断变化的磁场会影响探针导线，这就是电压表根据位置改变值的原因之一。 其次，他说，因为有一个回路，所以该回路的行为就像一个电感器，并且与线圈一起形成互感器： 模拟该电路 我了解Lewin的KVL的推导，所以我了解非保守磁场存在问题，但同时我认为Mehdi是正确的：该环路是一个电感器，而Lewin探测电路的方式看起来是错误的我。那么这里的错误在哪里呢？ 上回路中是否装有KVL？ 探测正确吗？ 电路中是否有不容忽视的互感器？

9 inductor  magnetics  kirchhoffs-laws  probe 

我对以太网PHY和磁性设备的首选位置感到困惑。我认为总体上来说，越近越好。但是随后SMSC / Microchip应用笔记（http://ww1.microchip.com/downloads/en/AppNotes/en562744.pdf）表示： SMSC建议在LAN950x与磁性部件之间的距离最小为1.0英寸，最大为3.0英寸。 令人困惑的是，在同一段落的前面，可以看到： 理想情况下，然后应将LAN设备放置在尽可能靠近磁性的地方。 我使用了Microchip的出色LANcheck服务，并且专家对我的设计进行了审查，并建议在芯片和磁性器件之间至少留出1英寸的间隔，以最大程度地降低EMI。 我不明白为什么增加信号传播的距离会最大程度地降低 EMI？ 另外，这是一个相关的问题-我不明白以下原因： 为了最大限度地提高ESD性能，设计人员应考虑选择分立变压器，而不是集成的磁性/ RJ45模块。这可以简化路由，并允许在以太网前端进行更大的分离，以增强ESD /敏感性。 从直觉上讲，与带走线的分立元件相比，嵌入到屏蔽RJ45模块内部的磁路应该是更好的解决方案？ 因此，总结一下： 我应该尝试在PHY和磁性元件之间保持最小距离还是应该将它们放置得尽可能近？ 最好使用“ magjack”或单独的磁性和RJ45插孔？

9 ethernet  magnetics  phy 

回答： 布局没有什么大不了，事实证明，当与我们使用的PHY IC配对时，以太网变压器的插入损耗超出规范0.2dB。 题 千兆以太网的PCB布线是否有明显的错误？ 千兆以太网具有许多设计约束，由于PCB上组件的布局，有时无法遵循所有设计规则。执行千兆速度并馈入POE电源需要此设计。 它还必须通过FCC EMC / EMI和ESD测试。 我已经阅读了几乎所有可用的应用笔记（TI，Intel..etc）。据我所知，我已尽我所能地跟随他们。迹线以差分对的形式布线，并具有最佳的间距以防止串扰。每段最少使用2个通孔/桩。它们尽可能地对称，并且后磁对每对都匹配在1.25mm之内，预磁对它们在2mm之内匹配。走线在最底层布线，以避免跨越多个电源平面作为参考。 但是，这种设计提出了一些挑战，我对此缺乏经验，无法评估。即，您何时选择违反设计规则，以及在多大程度上可以摆脱设计规则。 特别 RJ45和Magnetics必须原样放置。从RJ45到Magnetics的走线长度匹配在2mm以内，并且全部以差分对的形式放置。但是，这有点混乱-这会导致GBE性能出现问题吗？ 由于限制因素，磁性元件下面有两个中心抽头走线（对于POE）-这会成为EMI问题吗？（应用笔记建议避免在磁性材料下方的区域） 后期磁学有两个要警惕的特性-晶体振荡器和变压器（在切口中），这可能会增加信号的噪声，如何避免这种情况？ PHY端的VIA / Stub是否以可接受的方式布置？ 我缺少此布局的明显缺陷吗？

9 pcb-design  ethernet  layout  magnetics  routing 

我希望将PCB设计成即使将其放在钕磁铁旁边也能正常工作。如何检查我的组件是否可以在没有屏蔽的情况下工作？ 编辑：当我将电路放在磁铁旁边时，我的电路没有任何问题，但是人们会开始质疑其稳定性，我不知道如何证明它。主要组件是NAND闪存，微控制器，MEMS加速度计，电池，板上的无线收发器。

9 emc  shielding  magnetics 

根据这篇文章，我需要一块很大的磁铁才能擦除硬盘上的数据。问题是，我不知道“实验室消磁器”的强度如何，所以我将以我自己的方式提出：我有一对磁铁，如果我将其放在自己的手上，会压伤我的手指。在我让维修人员修复外壳和驱动器之间的丁字接头之前，这可能足以消除损坏的便携式硬盘上的数据吗？这是一部时尚的WD Passport，我在不破坏美学的前提下无法开放自己。不在乎他们是否给我一个新的数据，在乎是否有人在摸索旧数据。

9 magnetics  hard-drive 

我的一组主板存在一些以太网问题（6/10不好）。它们可能只是装配厂的错误...但是我非常担心我的磁性插孔。 我本可以发誓，我以前见过一个示例图，其中包含我的PHY使用的插孔拓扑结构，但找不到。PHY的数据表和建议的电磁插孔的拓扑结构都相同，并且与我所拥有的完全不同。 我正在使用带有Bel SI-52003-F磁性插孔的SMSC LAN8720AI PHY 。我的插孔与该PHY的建议插孔（如SI-60152-F）上的变压器比率相同（1：1）。电感相同，为350uH。但是，我的扼流圈在电路侧，而不是网络侧。此外，虽然TLA在抽头上将四个75欧姆电阻与一个1nF / 2kV电容相连，但我的在抽头和75欧姆电阻之间有一组额外的1nF电容。 主要区别是我的插孔是POE插孔，我以为我找到了一个使用它的例子。因此，仅由于该功能，拓扑就明显不同。 目前，我有4个好的板子，1个“有时”板子和5个板子，它们仅以11.68Hz的频率使LED闪烁，这代表了一些数据手册无法解释的错误。 这有多重要？当然，没有其他的杰克拥有这个足迹。 编辑 我在上面的磁性插孔中添加了一些细节。我只是被推荐使用SI-60152-F，所以我将与之比较。当然，像所有其他建议一样，FindChips上的任何人都没有库存。 后期编辑 事实证明，我的问题是为以太网PLL供电的晶振布局。在转盘上，我选择了更标准的非POE插孔。

9 ethernet  magnetics 

在工作中，我们正在测量各种参数以测试新设计的烤箱原型。为了使事情更有效率，我正在尝试创建一个电子装置来自动执行测量，尤其是对门的运动（从完全打开到完全关闭）进行测量。 目的是在门的各个运动点上测量门的瞬时速度，这是一条固定的径向路径。请注意，相对于仅通过计时确定的平均速度，重点是瞬时速度记录。 我怎样才能以合理的精度测量烤箱门的速度/跟踪其运动？（合理的隐含误差<1-2 cm / s） 由于它仅是固定的径向运动（并且没有沿着任何其他轴的分量），并且由于存在运动的分量和静止的分量，因此我认为这比测量像人或手。 我的第一个想法是基于加速度计-陀螺仪-IMU的方法，即随着时间对加速度进行积分以获得速度，但是对此主题的阅读表明这将导致相当大的误差。

8 sensor  proximity-sensor  magnetics  speed  inductive 

共面波导（例如此处的图片）经常用于研究中，以产生局部平面内磁场。现在，如果与这样的平面微线圈相比， 由1-5 GHz范围内的AC电压驱动，比较这两种查看输出/频谱/功率的技术时，主要的限制或区别是什么？ cpw可能具有创建具有高q因子的窄带交流场的优势，并且可以通过整个1-5 GHz范围内的GHz发射器简单地进行调谐吗？ 微线圈的交流磁场频谱是什么样的？对称/不对称，并且在交流电压源的驱动频率处的峰值附近很宽？但是，与CPW相比，时间常数和潜在的光共振激发不是吗？1-5 GHz的驱动频率是否太高而无法在此处传输能量以产生交流场？ 这两种技术可以达到的场强（nT，mT，Tesla）有什么不同？考虑到两个系统的尺寸都在低微米范围内（横向尺寸小于100微米） 微线圈的电感在1-5 GHz范围内会发生很大变化，并且由于线圈的发热还会另外变化吗？ 我在哪里错/对。我错过了什么？

8 rf  electromagnetism  magnetics  waveguide  microwave 

我试图找到一个合适的PoE MagJack与我的物理层，使用KSZ8051MNL。问题是我找不到具有相同建议磁学拓扑的磁体。我能找到的最接近的一个有一个额外的电感器。 建议磁在左边。右侧的可用磁性元件。 可用的带有集成PoE磁性的插孔在变压器的网络侧没有中心抽头。取而代之的是，它们的中心抽头位于一个额外的线圈上，这显然是用于共模电源的。但是，我真的不需要那个，因为我将使用两个备用对来供电。 这个额外的线圈可能会成为问题吗？ 附加信息：我无意实施IEEE 802.3af标准，因为此应用程序无意与任何其他PoE设备兼容。它将通过不超过2m的电缆运行。 补充：这是我发现的一些带有集成PoE磁性的插孔： 麦杰克SI-52008-F 贝尔0813-1X1T-57-F 沃思7499210121A 这些只是代表性的示例。我可以找到很多，但是它们似乎都与建议的有所不同。

8 ethernet  magnetics  poe 

我是一名正在学习电磁学的物理学本科生。我完全没有玩电子产品的经验。我试图查看磁场变化对闭合电路的影响（法拉第-伦茨定律） 现在，我收集了一些旧电线，公-公音频电缆以及从儿童玩具中取出的一些磁铁。我也在使用MacBook Pro（2009年中）。我建立了一个基本的线圈，将两端连接到音频电缆的两个插针，然后通过音频输入端口将电缆连接到计算机。当我将磁铁穿过线圈时，我希望能够看到一些音频输入。 实际情况是什么，即使在我使磁铁通过线圈内部的情况下，最好的情况是什么也没有，也没有音频输入。但是，当我仅将线圈的一侧（实际上是一根长电线）连接到音频插孔的一个引脚（而没有连接另一侧）时，计算机会连续记录模糊。第一个问题是为什么会发生？我可以理解，由于没有连接这两个引脚，因此可以检测到它们之间的电位差，但是即使在断开两个引脚之一之前就已经连接了这两个引脚，也会发生这种情况。为什么电位差会恢复不变？ 而且，我认为我的实验是失败的，因为我正在尝试检测潜在差异，该差异比我所能检测到的低几个数量级。我真的没有该领域的经验，所以我想问你： 典型音频输入的电压是多少？苹果对我的电脑没说什么。.如果它们比用我的线圈生产的要大得多，那么小型麦克风又如何生产呢？即使使用耳机作为麦克风也能正常工作，但我的系统却无法正常工作 一个简单的玩具磁铁产生的磁场的典型值（特斯拉）是多少？ 我要附上“设备” 的图片，这样您就可以自己看到我在说什么 非常感谢您的任何回复

8 audio  electromagnetism  how-does-it-work  magnetics