电气工程

我在Eagle 7.1中路由此PCB时遇到问题： 我尝试了以下方法： 自动路由-无法完成 移动组件 手动路由-我总是最终陷入困境 添加地平面-自动布线器仍然失败。 我所设置的限制条件是：0.2mm导线之间的焊盘到导线之间的间隙为0.45mm（我不希望导线在内运行SV1，但其他IC可以）。以及0.2mm导线之间的间隙。 我知道SMD LED和电阻器以及其余的电线都位于电路板的底部。 我可以做些什么来布线该板而不必在内部布线SV1？ 相关问题：如果自动布线器无法完成100％，那么手动布线的机会几乎为零吗？

8 pcb  eagle  autorouter 

我正在计划一个轻雕塑。它由安装在树状镀锌钢框架上的大量RGB LED组成。每个LED有四根线-GND，+ 5V，数据输入和数据输出。出于美学原因，我想使用电磁线连接与钢架缠绕在一起的LED。因此，如果一个人仔细观察雕塑，就会看到一束扭曲的粗钢丝（不导电！）和几股导电磁线。 我担心电磁线上的薄绝缘层可能会磨损，并导致与钢线框架或其他长度的电磁线短路。 在绝缘层受损之前，电磁线能承受多少颠簸/摩擦/磨损？ 雕塑完成后，将不会处理太多，但在组装过程中可能会发生大量的挤撞。 [编辑]我知道没有办法给出确切答案。我一直在寻找类似“我完成了XYZ项目，该项目使电磁线受到了一定程度的磨损，根据经验，我猜想该项目将（或不会）起作用。” 另外，我应该指定我打算使用具有多个涂层的电磁线。

8 wire  insulation 

在去耦帽的PCB布局中，展示了三种放置旁路帽的变体： 在评论中，提到C19是最差的方法，C18稍好一些，C13是最佳方法，这与我的理解有些相反，因此，我想澄清一下。 我希望C19的布局接近最佳： 电容器被串联放置在通孔和电源层之间，因此高频成分可以被最佳地滤除 通孔距离不太远 我可能会在电容器和过孔之间使用更宽的走线（Altera的AN574建议这样做）。 C13距离IC较近，但过孔位于连接的远端，因此我希望高频下的行为更糟​​（可能太重要了，但是...） C18的布局最差： 通孔相距较远，增加了电感阻抗 循环很大 与C13具有高频纹波的问题相同 我的分析哪里出问题了？

8 pcb-design  bypass-capacitor 

为了覆盖铜线等（是否带有电流），与“普通”消费类胶带（厚度相似）相比，使用电工胶带有什么好处？ 绝缘或其他重要因素有多少改善？

8 safety  insulation  materials 

我一直读到RTL代码中声明的延迟永远无法合成。它们仅用于仿真目的，现代综合工具只会忽略代码中的延迟声明。 例如：x = #10 y;将被x = y;综合工具视为。 无法合成任何硬件描述语言（例如，VHDL，Verilog或Sytem-Verilog）中的延迟声明的原因是什么？

8 verilog  vlsi  system-verilog  asic 

我有大量2N3904晶体管，并希望将它们用于我的RTL逻辑项目。根据我在网上可以找到的内容以及所拥有的部分，我已经获得了逻辑门，可以很好地与以下值配合使用： 模拟此电路 –使用CircuitLab创建的原理图 尽管这可以正常工作，但我有点担心我在2N3904的数据表上所读的内容。它指出基极-发射极饱和电压具有以下规格： Ic = 10mA Ib = 1.0mA Ic = 50mA Ib = 5.0mA 我很难理解这到底意味着什么。如果使用欧姆定律计算基本输入的电流，则得出I = 5/10000 = 0.0005。我是5mA吗？我用5K电阻代替了R2，它的开关相同，为0.001或10mA。 就像我说的那样，它目前正在起作用。我只想确保购买适合该工作的电阻器。我知道目标是使晶体管完全饱和，但是我不知道这是怎么做到的。 谢谢，

8 transistors  digital-logic  rtl 

高温下的电化学反应更有利。因此，当温度升高时，电池的性能会更好。从实践中也可以明显看出：寒冷时旧电池无法启动汽车。 现在，关于存放电池。听说有人将电池存放在冰箱中。与在室温下存放相比，有什么好处（如果有的话）？如果这没有益处，那么这种误解的根源是什么？

8 batteries  temperature 

有一个建议的设计可能会使多保险丝跳闸很多次。这些东西有生命吗？重置次数？我看了这里，但找不到这样的规格。 http://www.littelfuse.com/products/resettable-ptcs.aspx 我对设计有点担心。但也许是不必要的。我也会向littlefuse发送电子邮件，并在那里询问。 谢谢， 我从Littelfuse获得了一份不错的资格报告。（响应速度快，对于littelfuse +1） 目前尚不清楚我是否可以在线共享此文档。我已申请许可。有一个很好的图表显示保险丝电阻随跳闸次数线性增加。200次事件后阻力大约翻倍。（300次跳闸后，平均电阻从0.1欧姆降低到0.25欧姆）我认为跳闸电流将随着电阻的增加而减小……但是没有数据表明。 还有其他的东西。如果设备处于跳闸状态，则电阻会增加。这看起来不是线性的，但是如果让它跳闸24小时，电阻也会再次从0.1 ohm增加到0.25 ohm。 我的结论：这些设备不应用作可重复的限流器。但仅作为故障检测器。

8 polyfuse  ptc 

我在将元件焊接到PCB上获得了经验。我正在通过一些单面通孔PCB进行工作，而我遇到麻烦的一件事是一旦翻转电路板就握住了组件。通常，在翻转电路板时，我通常不喜欢弯曲引线。原因有两个：一是它们似乎仍然不能紧密配合，更不用说您不能弯曲某些组件的引线（例如，短引线电容器），其二是它们不能很好地焊接。使用弯曲的引线，有时甚至在某些情况下（在切掉多余的引线之后）可能会接触到其他焊接点。 阻止我连接所有组件，然后翻转并焊接所有引线的唯一原因是 一旦我翻转它，组件就会掉出来 高于其他部件的部件（例如，电解材料）指示其他部件降至该高度。 当我翻转电路板时，这些组件会掉落，我可以通过在翻转过程中使用一些卡来固定它们来克服它们。我尝试了一些海绵，以便在焊接时将组件保持在各自的高度，但效果不佳。 我能想到的最好的办法是先用最短的元件（电阻等）焊接到``层''中，然后慢慢堆积直到到达电解电容器层。只需将它们全部焊接一次即可。 有更好的方法吗？有指针吗？

8 soldering  pcb-assembly  through-hole 

如何计算带地缘耦合共面波导的差分阻抗？ 我在网上找不到免费的计算器，所以我写了一个小程序来计算边缘耦合CPWG的阻抗，并将示例计算的结果与可以在http://www.edaboard.com上找到的值进行比较。 /thread216775.html#post919550（Si6000 PCB控制阻抗场求解器的屏幕截图）。由于某种原因，我的结果似乎是错误的。 因此，我尝试使用相同的解决方案进行以下手动计算。我哪里做错了？ 我使用了Rainee N.Simons（2001）的共面波导电路，组件和系统中的方程。边缘耦合的CPWG可以在第190-193页找到。 我的计算 让 ħ = 1.6 ，小号= 0.35 ，W= 0.15 ，d= 0.15 ，ϵ[R= 4.6h=1.6,S=0.35,W=0.15,d=0.15,ϵr=4.6h = 1.6, S=0.35, W = 0.15, d = 0.15, \epsilon_r = 4.6。 r =dd+ 2 秒=317r=dd+2S=317r=\frac{d}{d+2S} = \frac{3}{17} ķ1个=d+ 2 秒d+ 2 秒+ 2 瓦=1723k1=d+2Sd+2S+2W=1723k_1 =\frac{d+2S}{d+2S+2W}=\frac{17}{23} δ={（1 -[R2）（1 -ķ21个[R2）}1 / …

8 impedance-matching  characteristic-impedance 

将通孔组件放置在PCB上时，如何确定环形圈的宽度？ 例如，我正在制作带有通孔开关的PCB，该通孔的触点直径为1.2mm。对我而言，此孔尺寸的圆环宽度为0.4mm（因此外径为2mm，钻头直径为1.2mm）看起来“大约正确”，但是应该使用一般的经验法则或公式来确定宽度？

8 pcb  pcb-design 

网上有人说，走线布线中的锐角会导致以下问题： “酸性陷阱”-PCB蚀刻剂卡在角落里，进食过多，导致断路 “可剥离”-在施加蚀刻剂之前或同时，窄条的光刻胶从板上脱落，导致蚀刻过多，从而断路 网上有人说这是真正的问题，另一些人说这是老太太的故事。他们是真实的吗？还是仅当您使用可能使用较旧工艺的低成本工厂时，它们才是真实的？ 请避免回答“询问工厂”之类的答案。我希望从总体上学习，而不仅仅是获得一种设计。

8 pcb-fabrication  drc  dfm  acid-trap 

如何确定（估算）2SK2554晶体管的最大合理PWM频率？ 我在数据表中找到了时间： 我可以据此估算频率（并确保所有这些时间都比我的PWM周期长度短20-50倍或类似的时间。但是我的Vgs在4-5V之间，我的最大电流为10A。 我问是因为我现在的PWM速度很慢（〜1kHz），但是想知道我的PWM可以有多快，而不会在切换时损失太多功率。 我的负载是大铅酸电池（正在充电）或电阻性（正在放电）。 到目前为止-我已经用较小的类似晶体管（2SK2553）进行了仿真，因为Multisim中没有2SK2554。 这是Vgs = 4V时的曲线图。 PWM周期时间可以花多少时间（例如百分比）？

8 transistors  mosfet  switching-losses 

我正在用915 MHz收发器做一个小板。使用小型螺旋天线，该螺旋天线位于板上，距离集成电路非常短（10毫米），包括不平衡变压器和匹配网络。没有可用的RF连接器或真实状态。由于我受限于电路板空间，并且电路板需要塑料外壳，因此我无法遵循制造商的指导方针，因此我至少需要进行一些天线匹配以确保最大程度的传输。问题是我没有网络分析仪的访问权限，所以我想知道是否可以使用一些手动方法，除了随机尝试L和C值并测量输出。我不需要严肃的天线性能，而是一些合理的“好”天线（我知道是相对术语）。 该电路板具有两个0402组件（一个串联和一个并联）的封装。IC的粗略功率输出约为20 dBm。从IC的开发套件中，我得到了具有良好天线和良好匹配性（其他类型的天线）的电路板。我当时想我可以从板上进行一些连续的传输，并从开发套件接收器的感知RSSI中获得相对功率的测量结果。我可以将结果与从其他开发套件板上获得的连续传输的测量结果进行比较。然后，我将通过尝试L和C值来执行一些蛮力操作。我还可以从915 MHz频段（902〜928）中的10个不同的通道中进行选择，看看有什么不同。我知道那很可怕，但是，嘿，这就是为什么它被称为蛮力的原因。 有没有更好的方法？有什么便宜的（<$ 100）设备可以用来进行测量吗？请注意，我生活在欠发达的国家，因此“在eBay上购买一些xxx”不在我的承受范围之内。 任何建议将不胜感激。

8 rf  antenna  impedance-matching  matching 

我正在设计一个带有900 MHz频段发射机的小板。由于RF绝对不是我最擅长的主题，因此我基本上是在尝试遵循有关正确布局，PCB迹线等的所有数据表建议。但是，我发现我“可能”需要“天线匹配网络”这一说法令人费解到收发器（AT86RF212B）和天线规格。 考虑以下图片，该图片可以在天线的参考设计中找到： 上面的图片提到了匹配的网络，但是没有说明如何设计它。 我的董事会目前看起来像这样；我的走线应该与天线阻抗（50 ohm）匹配，并且确实很短（从IC引脚到巴伦的距离为2.6毫米，从巴伦到天线的距离为6.3毫米，总计11毫米）： 浅蓝色的元件是天线，ZT1是不平衡变压器，U1是收发器IC。IC输出为100欧姆平衡，而天线需要50欧姆馈电。 鉴于此，什么才是真正的天线匹配网络，为什么需要一个天线匹配网络，又该如何设计呢？我曾尝试在互联网上搜索有关它的内容，但对我来说参考文献太复杂或太抽象。

8 rf  antenna  impedance-matching