Questions tagged «via»

我曾经使用过1层PCB和原型板。底层是所有路径，而“顶层”仅是组件的焊接。 现在，我尝试使用2层PCB，我感到困惑。我在顶层和底层创建了路由。我的第一个问题是关于2层PCB的实用性，是否可以避免使用跳线？我也想知道即使在顶层也可以在底层焊接元件吗？借助焊盘，这些层是否以某种方式像通孔一样链接？ 这是我在Eagle的董事会： 我的问题是关于“蓝色”路线的。例如，连接到IC4017的芯片：我应该在顶部还是底部焊接？ 我在底层使用了接地层，在顶层使用了电源层，这是一个好主意吗？ 很抱歉，这听起来很愚蠢，但是我很难理解“两层”概念。

11 pcb  pcb-design  via 

将接地层连接在一起的最佳方法是什么？ 我知道接地层在多个位置连接在一起，以便在整个电路板上保持低阻抗GND并为信号提供返回路径。 但是，除了通孔非常靠近每个去耦电容之外， 我看到了这样的布局，其中在许多通孔上添加了网格图案，间距为板上最大波长的1/20。 在其他板上，过孔沿着走线放置（例如“ 过孔的位置以连接接地层 ”）。 我已经看到过孔是随机散布的。 还有一种组合：沿线的过孔+在GND平面上随机散布。 有明显差异吗？ 我想要实现的是良好的信号完整性，低辐射和良好的电源去耦。

11 pcb  layout  ground  routing  via 

是否有人提供激光钻孔微通孔的当前承载能力的来源，公式或计算器？我还没有发现什么好东西。我敢肯定，这也取决于电镀。铜填充，导电填充和开放或非导电填充之间有区别吗？ 例如，我可能会使用5mil的激光器，并使用2-3mil的电介质和导电材料填充它们并使其平坦。 哦，我确实问过我的供应商，但没有回音... 编辑：我不认为这是通孔可以承载多少电流的副本，因为激光钻孔的通孔结构不同于钻孔的通孔。实际上，我在多个地方都读到它们比传统的通孔具有更大的电流，因此我一直在寻找是否有人有答案。

10 pcb  via 

我拥有一个倍福的Beckhoff EL2008 8通道数字输出端子，因为我使用的是模块内的ASIC，即Beckhoff的ET1200。 在模块内部的ET1200周围基本上有一个接地垫环，其中一些带有通孔（它们全部蜂鸣到ET1200的接地引脚）。 我能理解它们是否仅用于粘合接地层，但是为什么要暴露它们呢？ 根据过去的经验，ET1200是一个非常敏感的设备，这使我认为它们已受到ESD保护，从而增加了代替ET1200进行放电的可能性。 任何人都可以得出结论性地描述其目的吗？ 感谢您的关注。

10 esd  thermal  via  ground-plane 

我有一个由Altium Designer绘制的完整PCB设计。我想通过尺寸增加。但是它们太多了，一个接一个地更改它们将是一个非常漫长而麻烦的工作。有什么办法可以一次选择并调整它们的大小？

10 pcb  pcb-design  routing  via  altium 

通过PCB过孔路由高速信号（例如时钟频率为4MHz的SPI总线）是不明智的做法？ 我注意到在3.3V电平的SPI总线信号上有很多噪声（+ -300mV）。信号走线只有约5cm长，但在到达目的地的过程中，每个走过约5个过孔。该板只有两层，这就是为什么这些线上有这么多通孔的原因。 我可以预期（如果有的话）PCB层更改会引入哪种噪声？ 答案中有很多好的信息。很难只选一个。假设PCB通孔引入约1.2nH的电感和0.4pF的电容，那么似乎一致认为5个通孔不会以任何重要方式影响4MHz信号。

9 pcb  noise  via 

我正在开发具有LVDS 2.5信号的电路板。我已阅读的有关电路板布局的所有指南都说不要在差分走线之间放置过孔，例如本指南 在某些情况下，将差分对像这样路由起来会容易得多： 观察B5和B6，它们绕着电源垫（旁边有一个过孔）旋转，然后一起继续。我也想用几个接地垫来做。 如果不这样做，我将需要3密耳的走线和空间而不是5密耳，或者需要6层板而不是4层板。哎哟。 所以问题是，这到底有多严重？我应该期望10 mV耦合到LVDS线，还是100 mV？ BGA的间距为1.0mm，走线为7.7密耳，相隔5密耳，可实现100 ohm的差分（但逃逸BGA时可能为5/5）。顶层是信号，然后在其下方接地0.23 mm，然后通电。BGA是Artix-7 XC7A15T。 更新 LVDS信号的时钟频率为600MHz DDR。 更新我更担心电源/地上电流的尖峰耦合到每条线上的不同方向，即将LVDS线驱动到更高而另一条线更低，足以导致接收器读取错误（或不确定）值。与阻抗不连续或反射无关。但是我真的不知道……那只是直觉。

8 pcb-design  routing  via  lvds 

我正在布线Spartan 6 BGA，我已经看到很多人将过孔放置在焊盘旁边，如果在放置BGA之前填充过孔，可以将过孔放置在焊盘上吗？

8 via  bga 

我的PCB布局封装（Altium）可以选择定义一个过孔的整个堆栈，因此在不同的层上可以具有不同大小的环形环。 我想知道，如果通孔仅在与其他铜连接的层上具有环形环，是否被认为是“可制造的”。在没有连接（直通）的层上，可能没有环形圈，只有镀孔。我了解这对于董事会来说更是一个问题，但我想知道对此的一般看法是什么。 这个问题背后的动机是，在非常高密度的设计中，例如在内部GND平面上具有较小的间隙可能至关重要。缺少环形环将具有很大的好处，因为它将减少通孔通过内部GND平面所需的面积。 提前致谢。

8 pcb  pcb-design  pcb-fabrication  via 

我正在采用平衡T配置的533Mhz时钟速度的DDR3布局。我目前无法使用等量的过孔（数量有限的+1）来路由地址/ ctrl行。所有线路均已在20密耳内路由到相同的长度。 我计算出我的过孔延迟为68皮秒，相当于这些线的有效长度的整个厘米差，电路板的传播速度已分别计算为每厘米外部/内部54ps和69ps。在533Mhz处，信号在半个周期内传播13.6厘米至17厘米（取决于内部/外部层），这对于这些线路而言大约是6-7％的偏斜。 我可以依靠DQS并进行水平校准来吸收有效长度上的这种差异吗？还是应该使用额外的过孔将线距减少一厘米？

8 high-speed  via  ddr3