Questions tagged «spartan»

这是我对NPN BJT（双极结型晶体管）的了解： 基极-发射极电流在集电极-发射极处被放大了HFE倍，因此 Ice = Ibe * HFE Vbe是基极-发射极之间的电压，并且与任何二极管一样，通常约为0.65V。不过，我不记得了Vec。 如果Vbe低于最小阈值，则晶体管断开，并且没有电流通过其任何触点。（好的，也许有几微安的泄漏电流，但这无关紧要） 但是我仍然有一些问题： 晶体管饱和时如何工作？ 除了Vbe低于阈值以外，是否可以在某些条件下使晶体管处于打开状态？ 此外，请随时指出（在答案中）我在这个问题上犯的任何错误。 相关问题： 我不在乎晶体管如何工作，如何使它工作？

14 transistors  bjt  physics  saturation  camera  detection  arduino  power  electromagnetism  inductive  design  digital-logic  vhdl  led  spectrum-analyzer  soldering  dc-motor  glue  voltage  diodes  high-voltage  rectifier  dsp  arduino  microcontroller  digital-logic  mbed  fpga  xilinx  vhdl  spartan  pcb-design  esd  integrated-circuit  function-generator  stepper-motor  ratings  capacitor  resistors  surface-mount  dsp  power-supply  resistance  inductive  arm  compiler  keil  linux  simulation  communication  filter  digital-logic  signal  rectifier  transformer  frequency  generator  counter  verilog  fpga  arduino  serial  computers  audio  fpga  verilog  spartan  legal 

我正在做一个大型FPGA设计，并且我非常接近当前使用的FPGA的资源限制，即CSG225封装中的Xilinx LX16。 该设计几乎也已经完成，但是目前它已不再适合FPGA。我可以关闭零件使其适合，但是我需要减少资源使用量才能完成设计并使其符合时序和尺寸要求。 我想知道我们的报告中是否有任何工具可以帮助我确定设计中哪些部分消耗的资源最多。我的设计未分区，而是划分为大约十二个或更多的VHDL模块。 Xilinx时序报告非常棒，但是现在我需要知道在节省空间方面我能得到最好的回报。 我也很难告诉我我将要用尽哪种类型的资源，或对那些资源有什么影响。 另一个烦人的是，随着设计的扩大，用于满足时序要求的组件开始出现故障，因为它们的放置不再理想。 当前，我使用“放置后和路线静态”时序报告，并使用SmartXplorer。我正在使用设计策略来优化时序。 在关闭我的设计的一部分以使其适合之后，下面是一些结果： 切片寄存器利用率：42％切片LUT利用率：96％完全使用的LUT-FF对的数量：38％这是否意味着我对寄存器比较轻，但对门的使用却很繁重？ 是否有工具可帮助开发人员针对区域进行优化，或者至少使他们对自己的代码有更深入的了解？ 更新： 查看了模块级别的利用率后，我发现我在整个地方都有小的胶水异步fifo，大约占所有LUT的30％。我将它们用作高速总线的跨时钟域胶水。我应该能够消除这些问题，因为时钟紧密相关。（120 MHz输入，通过DCM产生100 MHz和200 MHz）

11 fpga  vhdl  xilinx  spartan  optimization 

嗯，这是一个我在FPGA上的问题的延续在这里。 我最终选择了带有Spartan 6 FPGA 的Digilent Atlys，尽管我在微控制器方面做了很多工作，但我没有FPGA的任何经验。 我花了最后几天阅读FPGA的数据表，我认为从Verilog开始是一个不错的选择。我找不到任何代码示例，即使数据表也不友好。 我现在想做一些编程，仿真，综合方面的工作，这就是我要做的 从FPGA产生一个奇数频率，例如54Mhz（它运行在100Mhz时钟上），并将其路由到引脚之一。为此，我可能必须使用DCM或PLL，但不知道如何从此处开始？ 从FPGA实现某种I2C读写。 我正在寻找的是参考，可能是在线参考，也可能是一本书，为我提供了FPGA内部可用的每个硬件组件的代码示例和说明，例如DCM，slice，clb等。 我想那应该让我开始进入FPGA领域。

11 fpga  xilinx  spartan 

我有一个JTAG链，可连接使用ISE iMPACT编程的4个Spartan 6 FPGA。该软件可以成功地以任何顺序连续编程4个FPGA的任何严格子集。但是，当我尝试对所有四个 FPGA 进行编程时，最后一个FPGA的DONE引脚不会变高，并且编程失败。 是什么导致这种奇怪的行为？ 笔记： 对三个FPGA进行编程后，尽管INIT_B引脚为高电平，第四个FPGA的状态寄存器的INIT_B位为0。在对第三个FPGA进行编程之前，该位为1。这表明第四个FPGA已锁定。 使用SelectMap进行编程时，我可以毫无问题地对所有四个FPGA进行编程。 当我使用SelectMap对三个FPGA进行编程时，仍然不能使用JTAG对第四个FPGA进行编程。 四个完成的引脚中的每一个都通过4.7K欧姆电阻上拉至3V3，然后绑在一起。 我尝试过的事情： 从链中断开一个FPGA的连接，可以对其余3个FPGA进行编程。 将最后一个FPGA的4.7K Ohm上拉电阻换成330 Ohm电阻并不能解决问题。

9 fpga  jtag  spartan 

我找到了自己喜欢的FPGA板。它使用Xilinx Spartan 6 LX45。当我查看Spartan 6系列的数据表时，它只说有43661个逻辑单元。这等于多少门？还是其他，我如何从逻辑单元的数量中找出总门数？

8 digital-logic  fpga  xilinx  spartan 

当使用Xilinx Spartan 3或Virtex 5等常规FPGA时，执行双精度浮点64位乘法或除法运算需要多少个周期？ 据我了解，FPGA没有硬FPU，您需要使用标准IEEE库或其他材料创建一个。这意味着它不会在单个周期内执行，因此我正在寻找一个粗略的估计，以比较100 Mhz CPU和100 MHz Spartan / Virtex FPGA的性能。 我主要对浮点运算符感兴趣，但是如果您有整数运算的经验，也将不胜感激。

8 fpga  xilinx  math  spartan  floating-point 

自90年代以来，我一直在从事MCU的开发工作，最近，我使用Xilinx的Spartan6系列芯片进入了FPGA领域。假设一个简单的带有传感器和电机的工厂自动化设计，以及将所有东西链接起来的智能，那么我可以在哪种类型的设备上更快，更轻松地完成设计，MCU或FPGA？细小或“明显”的观点也应受到赞赏，因为我是FGPA的新手。

8 microcontroller  fpga  xilinx  development  spartan