Questions tagged «termination»

匹配设备放置在充当传输线的走线末端。此端接可防止来自线路末端的反射,并确保将波形中的能量完全转移到接收单元中。



5
SPI总线端接注意事项
因此,在上一个问题中,我问过有关在短距离内使用SPI总线进行板对板通信的问题。建议我尝试使用终端电阻。我将电阻器放置在靠近目的地的位置(但不完全在那儿,距离为1厘米)并接地(因为这是一块没有终端电阻器占用空间的电路板,我不得不即兴创作。我无法将电阻器焊接到设备上,因为它是TQFP且引脚细腻。 通过一些基本测试,我发现一个1K电阻几乎不能减少过冲。470欧姆和180欧姆效果更好。我走的越低,效果越好。180欧姆时,过冲约为伏特或更低。现在,不幸的是,我无法承受更多的损失,因为电流超出了我的MCU可以承受的范围。我确实通过串联使用330 Ohm的电阻来解决该问题,当前版本的电路板。这使过冲达到3.7 V,上升时间为10或11 ns。但是我真的很想在下一个修订版中使用“适当的”解决方案。我的频率要求保持不变:2 MHz,但希望使用4 MHz。 因此,我觉得我应该在这里问:在董事会的下一个修订版中,我应该在线路上放置一些坚固的缓冲器吗?查找缓冲区并不是一个真正的问题,但是电流消耗将大大增加-我在SPI上有8个需要端接的设备,而每条设备始终有3条线路始终处于活动状态。例如,SCK适用于所有8个设备。每个设备都有一个100欧姆的终端电阻。因此,电流消耗为12 * 3.3 / 100 = 390 mA! 那么,这里最好的方法是什么?我应该使用肖特基二极管作为钳位器进行“有源端接”吗? 编辑:关于线路阻抗:如前所述,目的是连接4个外部板。所有的垫到垫的距离都相同(12英寸)。但是,也有与MCU在同一板上的设备-但这些设备不需要端接-长度约为1英寸(或更短),并且过冲很少(300或mV)。到达外部电路板的走线的长度和宽度大致相同。板上的第二层是不间断的接地层。
22 spi  termination 


2
终端电阻:是否需要?
对于我正在设计的项目,我使用带有LPC1788(QFP)微控制器的IS42s32800(TSOP)SDRAM 。在PCB上,我有4层,其接地层位于顶部信号层的正下方,而VDD层位于底部信号层的正上方。CPU和RAM之间的平均走线长度为60毫米,最长走线为97毫米,时钟线为53毫米长,且未安装终端电阻。我很好奇的是,是否绝对有必要在DRAM线上配备终端电阻。如果没有它们,这种设计是否可以工作?如果没有电阻,我什至不应该去尝试吗?


1
SPI总线终端和上拉电阻
我的微控制器(ATMEL系列)需要使用SPI协议与从设备进行通信。我正在设计硬件。SPI总线的最大速度为1 MHz。主从之间的距离小于50mm。 Q1)我是否需要在SPI总线上串联增加端接,以避免在此SPI速度(1MHz)下反射?如果是这样,我应该如何计算其值,我应该在哪里将终端电阻放置在主机附近或从机附近? Q2)我看到了其他参考设计,其中有时人们在所有SPI信号上使用上拉电阻,有时仅在一些信号(CS或MISO)上使用,而有时没有。我们是否需要在SPI信号上使用上拉电阻(因为SPI端口是推挽配置)?只有在微控制器获得电源并将引脚设置为输出之前,引脚才会浮动。因此,我应该使用上拉电阻吗?如果我在设计中不使用任何上拉电阻,会发生什么?

1
鲍勃·史密斯终止与POE
我正在考虑为以太网供电(POE)PSE做Bob Smith终端。TI 应用笔记显示以下终止: 但是,TI的所有参考设计(以及同一文档的后续附图)均使用以下带有两个ESD电容器的终端: 这些电路等效吗?拥有两个ESD电容器的目的是什么?

3
测量阻抗
我正在设计和构建在低压差分信号(LVDS)总线上使用100Mb / s的电路。其中一些信号需要在手工电缆上的PCB之间传播。问题是我无法验证电缆和端接的质量。 如果我是百万富翁,那我会得到昂贵的'示波器或矢量网络分析仪。但是如果不这样做,我是否可以通过某种方式测量反射信号或电缆的阻抗? (我的带宽为150MHz,可用范围为500MSPS)。 补充:关于电缆数据的信息,摘自ET1200数据表。 添加: 21小时去。赏金的最后机会。谁能建议一种甚至快速又肮脏的方式来测量阻抗?也许我可以将电缆与已知的优质电缆进行比较的某种桥梁?

3
SPI总线连接-循环还是不循环?
我对SPI总线的物理连接有疑问。 我有一个SPI主设备(一个PIC32器件)和多个从设备(在本例中为PIC16器件)。我只写信给从机,协议负责何时执行从属协议,所以没有MISO或SS信号可担心,我只是将数据和时钟线与所有从机并行。总线的总长度不超过几英尺(例如60厘米),我正在以8MHz运行SCK。 现在,从设备(实际上是其他板上的接口节点)的物理位置使得SPI总线直接回到主机,这样就可以将每个环路的两端分别连接到MOSI和SCK。 下图显示了我的意思-我说的是红色虚线连接-问题是:执行此操作是否是一件好事? 我的电源和地线也经历了类似的旅程,这显然是有用的,因为它最大程度地减小了由从站引起的电压降,因此非常有用。但是,我不知道对这些信号线进行相同的操作是好是坏。相反,我应该允许某种类型的端接-接地电阻(?)-还是串联电阻以抑制反射,或者什么? 可以说,无论是否有连接点,我都尝试过,并且在功能上没有任何区别,也没有变化,但是也许它长于60cm或快于8Mhz,我有问题吗?因此,我正在寻找有关该操作的建议,以防万一发生任何变化。 尽管对于8Mhz的60cm SPI总线,这个问题特别令人困扰,但对于其他情况,是否有任何一般原则?也许I2c总线上的上拉电阻应该放置不同? 任何适合的阅读材料的链接也将受到欢迎-我没有发现任何涵盖此特定问题的内容。

2
USB跟踪阻抗计算,带终端电阻
我正在设计具有Renesas RZ-A1微控制器的PCB,并希望检查是否正确地进行了USB D +和D-走线。 Fairchild的这份应用笔记是Google的最高成果之一,它说D +和D-迹线的单端阻抗应为45欧姆。 使用EEWeb Microscrip阻抗计算器,我发现在1oz / ft ^ 2的铜和基板高度为0.08mm的情况下,我的走线宽度应为0.17mm,以实现45欧姆。 Fairchild应用笔记还指出,D +和D-线的差分特性阻抗应为90欧姆。 使用EEWeb边缘耦合微带阻抗计算器,我发现迹线之间的间距应为0.098mm,以实现此目的。 看起来合适吗? 问题的下一部分-我知道D +和D-需要串联终端电阻。瑞萨RZ-A1建议使用22欧姆的电阻。这些电阻的存在是否会对上述计算产生任何影响?例如,由于电阻器已经提供22欧姆,实际上我是否应该针对23欧姆的单端阻抗而不是45的阻抗?

2
在这个射频运算放大器电路中,电阻的重要性是什么?
摘自TI应用笔记:带运算放大器的RF和IF放大器: 消息人士说:“ 39 pF电容器可提供峰值以补偿某些高频衰减,但通过移除它并承受衰减,可以获得更好的IP3性能。” 让我们考虑一下它已经结束了。 两个运放级之间的电阻有什么作用?选择会让我想到传输线,但是该放大器的可用带宽高达300 MHz,因此波长约为1米,大大超过了级之间的距离(它是双运放套件),因此此处的任何反射都将足够快以至可以忽略不计。50 Ω50Ω50\Omega 此外,输入和输出均以电阻端接。假设所连接的电缆足够长,可以视为传输线,并且这些电阻器为该线提供了端接,这是合理的。但是,为什么要两端都终止?假设其他电路也在做同样的事情(终止输入和输出),这是否有助于将电压降低一半?这似乎对放大器起反作用。有什么好处?50 Ω50Ω50\Omega

2
CAN传输和终端电阻
我一直在尝试使用PIC18F25K80单片机和MCP2551在它们之间进行通信来建立CAN网络。是否可以仅通过连接收发器的CANL,CANH将两条简单的电线用作CAN总线?我什至无法用两根线进行的设置传输数据!我应该以某种抵抗来终止他们吗?
By using our site, you acknowledge that you have read and understand our Cookie Policy and Privacy Policy.
Licensed under cc by-sa 3.0 with attribution required.