Questions tagged «layout»

我想我对PCB布局的详细细节有些不了解。最近，我读了几本书，力求使我直面和狭窄。这是我最近的董事会的几个例子，我重点介绍了三个解耦上限。MCU采用LQFP100封装，电容为100nF（0402封装）。通孔连接到接地层和电源层。 根据最佳实践（据我所知）放置顶盖（C19）。其他两个不是。我还没有发现任何问题。但是话说回来，董事会再也没有离开过实验室。 我想我的问题是：这有什么大不了的？只要轨道很短，这有关系吗？ Vref引脚（ADC的参考电压）之间也有一个100nF的电容。Vref +来自板载TL431并联稳压器。Vref-接地。是否需要特殊处理，例如屏蔽或局部接地？ 编辑 感谢您的宝贵建议！我的方法一直是依靠不间断的地面。接地层将具有最低的阻抗，但是这种方法对于高频信号可能过于简单。我已经快速添加了MCU下的本地接地和本地电源（该部件是运行在100MHz的NXP LPC1768）。黄色位是去耦电容。我将研究平行盖。本地接地和电源在指示的地方连接到GND层和3V3层。 本地地面和电源由多边形（浇筑）制成。最小化“轨道”的长度将是一项主要的重新路由工作。这种技术将限制在封装下方和整个封装中可以路由多少个信号迹线。 这是可以接受的方法吗？

222 pcb  layout  decoupling-capacitor 

我正在研究一种具有RJ45（以太网），RS232和USB连接器屏蔽的PCB，并由12V AC / DC砖头电源适配器供电（我在板上进行5V和3.3V降压）。整个设计都封闭在金属机箱中。 I / O连接器的屏蔽层连接到PCB外围的CHASSIS_GND平面，并且还与金属机箱的前面板接触。CHASSIS_GND通过一条沟纹（无效）与数字GND隔离。 这里的问题是：CHASSIS_GND是否应以任何方式与数字GND平面相连？ 我已经阅读了无数的应用笔记和布局指南，但似乎每个人对于如何将这两个平面耦合在一起都有不同的建议（有时似乎是矛盾的）。 到目前为止，我已经看到： 用电源附近的0欧姆电阻将它们绑在一起 将它们与靠近电源的单个0.01uF / 2kV电容器绑在一起 将它们与一个1M电阻器和一个0.1uF电容器并联在一起 将它们与0欧姆电阻和0.1uF电容器并联在一起短路 将它们与多个0.01uF电容器并联在I / O附近 直接通过PCB上的安装孔将它们短接在一起 将它们与电容器连接在数字GND和安装孔之间 通过靠近I / O连接器的多个低电感连接将它们绑在一起 将它们完全隔离（不在任何地方连接在一起） 我发现了Henry Ott（http://www.hottconsultants.com/questions/chassis_to_circuit_ground_connection.html）的这篇文章，其中指出： 首先，我将告诉您不应该执行的操作，即在电源处的电路接地与机架接地之间建立单点连接...电路接地应通过I中的低电感连接连接至机架板子的/ O面积 有人能真正解释这样的板上的“低电感连接”是什么样的吗？ 似乎有许多EMI和ESD原因使这些平面之间相互短路或解耦，有时它们彼此矛盾。是否有人有很好的理解如何将这些飞机绑在一起的资源？

103 ethernet  layout  ground  grounding  chassis 

如何在PCB上布线USB连接器屏蔽？应该将其连接到放置USB的GND平面，还是将屏蔽与GND隔离，或者通过ESD保护芯片，高阻电阻或保险丝将其接地？ PS。我应该将屏蔽连接放在原理图上还是直接在PCB上布线？

53 pcb  usb  connector  layout  shielding 

是否有PCB迹线尺寸的标准？ 那是大约2500万，另一些是1000万，或者您可以选择自己的？ 我计划通过一些较粗的迹线运行400mA的电流，但对于所有其他迹线，则要运行30mA以下的电流。我需要大约多少尺寸？

45 pcb  layout 

所以我查看了Arduino R3的原理图，注意到这个小的设计选择： 这样做的原因是什么？我的意思是很难知道设计师在想什么，但也许这样做是为了节省空间。您还有其他好处吗？

37 arduino  led  layout 

我为DC-DC升压转换器设计了第一块PCB，结果发现它产生了非常嘈杂的输出。该设计基于MIC2253。 这是一个示意图： 尽管我的电路允许输入电压（Vin）和输出电压（Vout）的不同组合。我正在调试的情况是Vin = 3.6V和Vout = 7.2V。负载是一个120欧姆的电阻。我计算出占空比D = 0.5（即50％）。这似乎在数据手册中规定的最小10％和最大90％占空比限制内。其他组件（即电容，电感器，电阻器）与数据手册在其应用示例中建议的内容相同或相似。 该设计似乎在输出上提供了正确的RMS升压电压，但是在通过示波器查看信号后，我看到阻尼正弦电压振荡周期性地出现，这似乎是由电感器的开关引起的。我看到板上几乎每个接地点都有相同的振荡。输出上的振荡很大，即峰峰值之间为3V。经过一些研究后，看来我的问题并不是我选择的转换器特有的，而是我的PCB布局问题（请参阅下面的链接）。我不确定如何修改布局以确保可接受的结果。 这些文档对于调试问题似乎很有用： http://www.physics.ox.ac.uk/lcfi/Electronics/EDN_Ground_bounce.pdf http://www.analog.com/library/analogDialogue/cd/vol41n2.pdf http://www.enpirion.com/Collat​​eral/Documents/English-US/High-frequency-implications-for-switch-mode-DC-R_0.pdf http://www.maxim-ic.com/app-notes/index.mvp/id/3645 http://www.maxim-ic.com/app-notes/index.mvp/id/735 我已经附上了三张图片。“原始pcb.png”包含我遇到问题的板的图像。它是一个2层板。红色是最上层的铜。蓝色是底部的铜。 “ current loops.jpg”显示了具有两个不同电流路径的橙色和黄色覆盖层的原型板，用于给电感器充电（橙色）和放电（黄色）。其中一篇文章（http://www.physics.ox.ac.uk/lcfi/Electronics/EDN_Ground_bounce.pdf）提出，两个电流环的面积不应改变，因此，我试图将其变化减至最小在新布局的区域中，我从“ pcb_fix.png”开始。我修改了原始PCB，使其更接近于这种新布局，但是，电路板的性能没有改变。还是吵！hack的质量不如“ pcb_fix.png”中所示，但是这是一个合理的近似值。我本来希望可以有所改善，但是我没有看到任何改善。 我仍然不确定如何解决此问题。也许地面倒灌会引起过多的寄生电容？也许电容的阻抗太大（ESR或ESL）？我不这么认为，因为它们都是陶瓷多层的，并且具有数据表中要求的值和介电材料，即X5R。也许我的走线可能有太多的电感。我选择了屏蔽电感器，但是它的磁场是否可能干扰我的信号？ 任何帮助将不胜感激。 应张贴者的要求，我提供了一些在不同条件下的示波器输出。 输出，AC耦合，1M Ohm，10X，BW limit OFF： 输出，AC耦合，1M Ohm，10X，BW limit OFF： 输出，交流耦合，1M欧姆，10X，带宽限制20Mhz： 输出，交流耦合，1M欧姆，1X，带宽限制20Mhz，1uF，10uF，100nF电容和120 ohm电阻分流输出，即它们都是并联的： 开关节点，直流耦合，1M Ohm，10X，BW limit OFF 交换节点，交流耦合，1M欧姆，10X，带宽限制20Mhz 添加：原始振荡大大衰减，但是，在重负载下会出现新的不良振荡。 实施了Olin Lathrop建议的若干更改后，观察到振荡幅度大大降低。通过将振荡降低到2V峰峰值，可以使原始的电路板变黑以近似新的布局： 要获得新的原型板，至少需要2周和更多的资金，因此在解决问题之前，我避免使用此命令。 添加额外的22uF输入陶瓷电容器的差别可忽略不计。但是，压倒性的改进来自简单地在输出引脚之间焊接22uF陶瓷帽并测量跨帽的信号。这使噪声最大幅度达到了150mV峰峰值，而没有任何带宽限制范围！！Madmanguruman提出了一种类似的方法，但他建议改变探针的尖端而不是电路。他建议在地面和尖端之间放两个帽：一个10uF电解和一个100nF陶瓷（我假设是并联的）。此外，他建议将测量带宽限制为20Mhz，并将探头设为1x。这似乎也具有大约相同幅度的噪声衰减效果。 我不确定这是一个可接受的低本底噪声还是什至是开关转换器的典型噪声幅度，但这是一个巨大的改进。这令人鼓舞，因此我继续测试电路在更大负载下的鲁棒性。 不幸的是，在较重的负载下，电路产生了一些新的怪异行为。我用30欧姆的电阻负载测试了该电路。尽管该板仍可以按原样提高输入电压，但现在输出具有低频锯齿/三角波输出。我不确定这表示什么。在我看来，输出电容的恒流充电和放电频率远低于1 Mhz的开关频率。我不确定为什么会这样。 在相同的测试条件下探测开关节点时，信号杂乱无章，振荡异常。 …

28 layout  ground  dc-dc-converter  interference  ringing 

我一直在使用10密耳间距的10密耳迹线。PCB供应商称他们希望追溯到700万。但是随后，我浏览了一个PDF，展示了如何散布QFP以获取所有信号。它们以毫米为单位，因为QFP的间距为0.4mm或0.6mm。 他们还提出使用0.05mm的栅格近似于密耳，但是mm允许您在通孔和焊盘之间布线。 布线PCB时应该使用mil还是mm？

27 pcb  layout  routing 

是否有关于高级PCB设计/布局/布线的良好参考？似乎有大量的电路设计书籍，有关RF PCB设计的书籍以及有关高速数字设计的书籍。这些书都不是我在说的。我要寻找的书籍类型与一般数字/低速模拟/电源布局和布线的PCB最佳实践很相似。他们在大学课程中使用的事实上的标准书是什么（类似于Oppenheim等人的离散时间信号处理在许多DSP课中使用的方法，或者在Sedra＆Smith的微电子电路中使用）在许多电路设计课程中很受欢迎）？谁能为这种类型的设计推荐一本好的PCB设计/布局/布线手册？高速设计书足以满足低速设计的要求吗？

26 pcb  pcb-design  books  layout  best-practice 

我正在做我的第一个PCB布局（使用Altium），终于走过了自动布线阶段。结果是一团糟，并且缺少一些网络和违反设计规则的行为。我在板上是否装满了东西？还是只需要重新考虑元器件的放置？ 木板是两层。 我坚持使用非常特殊的外壳，无法将板的xy轴做大。 这是一个业余爱好，但我在家中有完整的SMD焊接设置（适用范围很广）。连接器的位置是外壳的一部分（否则将是首先要移动的部分）。它是旧式发动机监控系统的直接替代品。它主要从热电偶和热敏电阻进行测量。中央的大型芯片是运行在16 MHz 的ATmega2560。 更新： 感谢您的所有投入。我重新布置了木板，并移至4层。然后，我手动路由了所有内容。现在看起来好多了！

25 pcb  pcb-design  altium  pcb-fabrication  layout 

我正在尝试对LPC23xx / LPC17xx MCU进行扩展的电路板。之前，我从未尝试过任何解决这种复杂性的事情，并且我有几个需要关注的领域。我知道四层PCB板是最佳选择，但我是一个爱好者，将其变成四层板将使其与市售选件一样昂贵。我的设计基于几个经过验证的两层商业板，因此我知道可以进行这项工作。首先，这是布线最多的电路板（忽略右侧的所有USB设备，我什至都没有确定是否要包含它）（另外，我知道丝网印刷很恐怖，我还没有解决） ）： 1）我要关注的一个领域是MCU和晶体之间的走线长度（一个是RTC，另一个是MCU）。它们不再是我基于其设计的任何一块板，但是我想验证一下。 2）我还有一个担忧是去耦。我知道，总的来说，没有太多的去耦，但是在这种情况下，我的空间不足，所以我没有将所有的VCC / GND对去耦（有很多！）。我基于设计的两个板都只有2个去耦电容，而我有3个，因此在那儿我可能还不错。我应该努力至少再获得一两个吗？ 3）我非常努力地在底层上提供了几乎不间断的接地平面。它仅在几个点处破裂，一个是一个晶体上的通孔（我认为实际上应该是焊盘），另一个是VCC到MCU的较大路径。我的地平面足够坚固吗？ 4）配电对我来说是一个特殊的问题（请参阅此处的上一个问题）。最后，我选择将较大的填充物倒在MCU下方，并通过较大的走线将其连接到VCC引脚。这是可接受的配电策略吗？如果我使用4层板，则将整个层用于VCC，但出于成本原因，我想坚持使用2层。 总的来说，我在这里做了什么？这可能会启动，还是我应该回到图纸板上？

24 microcontroller  pcb  layout 

我是从头开始设计PCB的第一步。我正在考虑使用CNC轧机制造工艺，并且似乎希望通过该工艺去除尽可能少的铜。铜浇注式接地平面似乎是解决此约束的好方法。 但是我已经注意到，相对来说，只有很少的PCB设计具有接地层，即使那些确实有接地层的设计也常常仅在板的特定区域使用。这是为什么？是否有理由不使用覆铜的接地层覆盖大部分PCB？ 如果需要的话，我要设计的电路是一个6位D / A转换器插头。下面显示了我的PCB布局（不包括接地层）的第一个切口。

22 pcb  layout  ground 

我发现相机中FPC上的这个奇怪功能比处理按钮和开关输入要好。 您会看到一些痕迹，看起来就像它们曾经被连接起来，后来被冲切掉。左侧的快捷键曾经是一个按钮的快捷键，其效果与一直按下该按钮的效果相同。 在这里您可以看到其他涉及的组件。右侧的按钮是一个两阶段按钮，另一条迹线通向LED的阳极（是，阳极，而不是阴极）。 我从来没有见过这样的东西，那些痕迹被冲走之前是用来做什么的？那些通常用于测试电路部件吗？难道是后来必须解决的制造或布局错误？

20 led  pcb  layout  button  fpc 

我正在设计一个包含0.4mm间距QFN芯片的非常密集的PCB。在某些方面，它很难散开。由于某些原因，所有QFN都具有巨大的散热垫，这使工作变得更加困难。 在焊盘和导热垫之间放置0.45mm OD，0.2mm ID的微小过孔是否合理？ 我想不出为什么没有理由：它们被阻焊剂覆盖，并且尺寸和间隙在我们PCB车间的规格之内。但是我认为我以前从未见过有人这样做。 加 我只想为对这些小过孔感兴趣的人添加一些照片。这是我们最近制作的董事会中的两个。一些演习在进行中，而有些则在微弱中进行。

20 pcb  layout  via  footprint 

我设计了一些PCB，需要将电路的不同部分（即模拟，数字和大功率）的接地回路分开。我使用Cadsoft Eagle进行原理图捕获和布局。在原理图编辑器中定义不同的接地符号非常容易。他们每个人都有自己的网名。但是，最终必须将所有接地都连接在PCB上的一点上，以定义整体接地参考。当将一个地面（或电源）连接到另一个地面（或电源）时，Eagle通常会覆盖另一个网络名称，即删除其独特性。从理想的电学观点来看这是明智的，它假设导线没有阻抗。但是，在现实世界中，根本没有零阻抗或接地！这种网名压倒性的行为正在妨碍PCB设计。我如何解决此问题？在示意图中这不是一个大问题，因为保留了电源符号，并且隐藏了网络名称。但是，在布局编辑器中，连接接地后，仅保留一个唯一的接地网名。 即使它们具有相同的网名，也可以在布局中手动将不同的地面分开，并将它们连接在一个点上。因此，仍然可以仅使用一个唯一定义的地面来达到设计目标。但是，这是后勤上的噩梦，当它们具有相同的网名时，将不同的地面迹线分隔开。 有一个更好的方法吗？ 我曾尝试制作自己的Eagle部件，其中多个不同的接地点电气连接，但是没有相同的网名。该零件只是一系列物理上重叠的SMD焊盘。每个焊盘可以连接到唯一的网络名称，从而保留了不同的接地，但是，它在接地之间提供了电连接。这似乎很好地解决了设计规则检查（DRC）认为重叠焊盘是一个问题的缺点。实际上，Sparkfun的鹰头部分可以做到这一点，但是，他们选择将焊盘分开，即不重叠。这样就解决了DRC问题，但随后电路板未正确电气连接。这在我以前的一个板子中造成了错误。 有解决这个问题的好方法吗？老鹰在处理这个问题上很奇怪吗？在处理此问题方面，其他EDA工具是否比Eagle更好？我做错了吗？一段时间以来，这一直是我的烦恼之源。

20 layout  eagle  eda 

如何在两个微控制器之间共享一个晶体（不是完整的振荡器模块）？可以正常连接第一个微控制器的一切并将其XO直接连接到第二个微控制器的XI吗？我希望将Micros非常紧密地放在板上。

20 layout  crystal