Questions tagged «decoupling»

我负责平板电脑主板的组件级维修，到目前为止，我已经在两种不同型号的三星平板电脑主板（SM-T210，SM-T818A）上看到了这种令人困惑的情况。PCB上有陶瓷片状电容器，其两端清楚地连接到接地层。阻力检查证实了这一点，而且仅查看它们就很明显了。 SM-T210-看起来像某种信号调理。它在SD插槽的PCB背面，但是SD使用多于两条信号线，所以我不知道。 SM-T210-位于USB换向器IC的PCB背面。就在电池连接器旁边。 SM-T818A-这是AMOLED电源。神秘帽实际上位于EMI屏蔽的边缘（为照片而去），并且屏蔽框架必须包括切口以清除该帽。因此，他们遇到了麻烦，要在这里盖上盖子。 我能想到的唯一情况是，在Capture期间，设计工程师放了一些帽以供最终使用，但两端均接地，因此DRC模块不会抱怨浮动引脚。然后他们最终没有全部使用它们，但没有从设计中删除这些多余的东西。该设计将被发送给布局工程师，他们只需放置并路由给出的设计即可。 我愿意允许某人做一些如此聪明和明智的事情，以至于超出我的建议（从地面上滤掉太赫兹频带的噪声？），但是我不认为这是一个例子。 *当然，如果这是一个例子，那正是我要说的。

125 capacitor  pcb-design  analog  decoupling-capacitor  decoupling 

我已经看到一些使用去耦电容器和储能电容器的电路，例如（C4和C5）： 我已经阅读了有关去耦电容器的信息，对我来说，它们似乎旨在消除电源电压中的小波动。然后我想- 储存电容器的目的不是吗？如果储能电容器能够滤除大的波动，为什么不能过滤掉小波动呢？ 所以我觉得我在这里有一个基本的误解。当我们假设将两个去耦电容器均等地放置在功耗部分附近时，其去耦电容器的目的是什么？还是去耦电容器的唯一优点是它更小，因此可以更容易地放置在功耗部分附近？

58 capacitor  decoupling-capacitor  decoupling 

标题可能足够好，但是我一直想知道为什么在芯片或至少在IC封装中没有内置去耦电容？

48 decoupling-capacitor  decoupling 

对于我的项目，该项目包含一个使用外部手表晶体以32.768 kHz运行的ATtiny85，我想我应该在MCU电源引脚附近包括一个1 uF去耦电容器，以达到良好的测量效果。但是，仔细阅读后，似乎大多数人都建议使用0.1 uF电容器。使用太大的价值上限（例如1 uF）会造成伤害吗？

19 microcontroller  decoupling 

我一直都知道，与较大的电容器并联使用较小的电容器的目的是在较高的频率下提供低阻抗，因为较高电容的电容器“通常”具有较大的封装，因此寄生电感使它们的电容在一定频率和更高频率范围内均处于负值。 。 但是，如果两个盖子的包装相同（在这种情况下为0402），那么是否有任何好处？

17 capacitor  parallel  ceramic  decoupling 

最近，在我的大多数设计中，我对大多数（即使不是全部）电源引脚使用去耦电容（尤其是0.1uf X5R）采取了相当自由的态度，以执行某些远距离重要的转换（尤其是在数据表/应用原理图指定较少电容时）比它有电源引脚）。 这是好的/良好做法，还是要严格遵守制造商指南并仅使用他们指定的内容？

16 design  decoupling 

只是一个简单的问题：将电容器尽可能靠近耗电设备的引脚放置的真正原因是什么？是PCB线路或导线的电感，电阻或阻抗会影响电荷吗？

15 capacitance  decoupling-capacitor  decoupling 

我正在查看数据表，发现有些东西令我困惑。为什么在电容器上串联一个1欧姆电阻（R2）？ 这是一个电源轨，所以我假设它是一个去耦电容器。 引脚15是VREG_OUT-功率调节器输出（唤醒时为1.8 V，深度睡眠时为0 V）。 经过几次Google搜索尝试后，我对响应或缺少响应不满意。“ R2”的合理目的是什么？

12 power-supply  decoupling-capacitor  decoupling 

我目前正在从事我的第一个微控制器硬件设计。我上大学时曾上过微控制器课，但它侧重于软件方面，并使用了预制的开发板（用于Freescale 68HC12）。 我有一个我很犹豫的问题，因为它看起来很基本，甚至很明显，但同时在通过数据表或在线论坛进行搜索时，我找不到明确的答案。 我已经决定使用STM32F7系列芯片，并且在计划其基本电源和接地连接时遇到了该查询。我在144-LQFP封装上看到总共12个Vdd引脚（9xVdd + 1xVdda + 1xVddusb + 1xVddsdmmc），但只有10个Vss引脚。简而言之：在本项目中，我简短地考虑了Microchip的dsPIC33F，并且发现了类似的不平衡情况（7个Vdd引脚和6个Vss引脚）。 我一直在阅读一些入门性的硬件设计文档，并且对于高速设计而言，始终强烈强调在每个Vdd / Vss对中靠近器件放置去耦电容的重要性。我不知道该如何处理那些没有明显Vss配对的Vdd引脚。我的PCB肯定会包含一个接地层，因此我可以简单地将那些未配对的Vdd引脚直接去耦至该平面，但是我总是觉得这些Vdd / Vss引脚配对很重要。 我是否缺少明显的东西？ 我在下面提供了几张图片，这些图片展示了我目前将Vdd / Vss对和单个Vdd引脚去耦的策略。如果这两种方法都存在明显问题，请务必告诉我。

11 microcontroller  decoupling-capacitor  high-speed  decoupling 

我想知道是否有人可以解释为什么较大的封装电容器（1210）应该比较小的电容器（例如0603封装）具有更多的ESL和ESR？ 我可以想象到，对于多层陶瓷，较大的封装实际上仍然可以并行许多0603当量。假设我们正在将0.1-1uF 0603与〜10uF 1210封装进行比较，那么10uF的去耦效果会更好吗？当我觉得较大的封装“看起来”更好时，为什么建议使用较小的封装去耦。 非常感谢！

11 capacitor  packages  decoupling  esr 

目前，我正在设计一个GPS基站，它将具有无线电调制解调器（在407-480MHz广播），在60MHz运行的ARM7微控制器和FTDI USB芯片。FTDI USB芯片甚至在内部以480MHz运行，这在无线电的工作区内。由于来自PLL的所有谐波和高频（最终会从器件的电源引脚流出），因此我对这种PCB设计特别谨慎。 我们在同事之间进行了一些讨论，哪些做法最适合EMI防护设计。特别重要的是使微控制器“安静”。 目前，我自己的方法基于这个问题，更多的是去耦问题。根据建议，我将PCB设计更改为在微控制器下方具有局部接地层，该局部接地层与全局接地层分开。我使用芯片下的4个过孔将此本地平面连接到全局平面。FTDI USB UART桥也采用相同的做法。所有电容均应尽可能靠近走线，并以VCC和GND引脚短接的方式定向。 我通过电源层的通孔为电源供电。GND是本地平面，因此不需要通孔。我没有本地电源层，也没有使用铁氧体精确地分离平面。 但是，我的同事认为直接连接地面更好。他的设计不涉及本地地面飞机。所有4层都填充有地面，VCC是手动布线的。电容盖紧密放置，但有时GND连接没有直接连接到控制器的GND引脚。控制器下方的接地平面不是连续的，因为它已完全由于信号而破裂。 他的想法是，帽盖和引脚的接地非常牢固，这归因于全局接地平面和每个过孔。他对我的设计没有太大的信心，因为地平面是分开的。他的设计通过了EMCs测试，因此有点使我怀疑所有这些麻烦是否会产生重大的影响。我对此感到非常困惑，因为一些应用笔记告诉您绝对必须进行局部接地平面和良好的去耦布局。 我的问题简单地说是：哪种设计实践更适合EMI实践？ GND首先连接到与系统分开的本地平面。它在1个点连接到全局平面。 每个GND引脚均手动路由至全局平面。因此，这意味着所有GND连接都将获得自己的通孔。对于控制器下方的连续接地平面不一定很重要。

11 pcb  design  emc  decoupling  grounding 

我一直认为，如果将IC接地，则可以在一侧将去耦电容器连接至VDD，在另一侧直接与接地平面连接，如下所示： 但是，据我从互联网的深处理解，这个拼写错误的指南告诉我，我一直以来都是错的，正确的方法是对从IC接地引脚到电容器的走线，然后将其连接到接地层： 我相信我在使用d），这在某种程度上是错误的。任何较有经验的人都可以对这个话题有所了解，首选哪种方法？谢谢。

10 capacitor  ground  decoupling 

您能解释一下为什么在高速（1 ... 5 GHz）差分串行接口（如千兆以太网SFP模块的SerDes）上放置交流耦合电容器（通常为0.1uF左右）的原因和原因吗？ 根据我的阅读，电容应尽可能靠近接收器引脚放置。任何合法的参考都欢迎。 [CHIP1 RX+]--||-------------[CHIP2 TX+] [CHIP1 RX-]--||-------------[CHIP2 TX-] 0.1uF [CHIP1 TX+]-------------||--[CHIP2 RX+] [CHIP1 TX-]-------------||--[CHIP2 RX-] 0.1uF 先感谢您 更新： 得到了IC制造商的答复，它建议我将保护帽靠近发射器。因此，实际位置似乎取决于特定IC的工作方式。不久前，另一家制造商提出了完全相反的建议。

9 serial  decoupling-capacitor  decoupling 

我是一名电子学生，有一天我打开了家里有的电表EM21，发现它的主体由两个主要部分组成： 电表主体，连接到电网并测量电压和电流（理论上，它具有电表的所有智能功能） LCD显示屏向用户显示有关测量的实时信息（哑屏，具有足够的智能来控制LCD，按钮并使用感应功能请求车身提供电压/电流/功率信息） 令人敬畏的是，LCD组件由人体供电，并与人体进行通信，仅使用感应（非接触式）。 [LCD with buttons]-----coil <magnetism magic> coil-----[meter body] 在几个小时内，我试图使电路反向，该电路利用耦合为带有按钮的LCD屏幕提供能量，同时将该耦合用作非接触式通信通道。 这是最终结果： 模拟此电路 –使用CircuitLab创建的原理图 谢谢晶体管和/ u / eyal0 @ Reddit整理了连接 这些是真正的吞噬电路的照片： 前（在一个选项卡中打开） BACK（在另一个选项卡中打开，然后在两者之间上下班，它们彼此对齐） 前标签 PWR SRC用于为电路供电（主体通过其为LCD电路供电）的线圈 （您可以检查我是否正确地获得了图表？） 谢谢/ u / InductorMan @ Reddit指出我在图中出现的C4 / R4错误。 我对此有一些疑问，对此我找不到答案： 线圈如何为ATMEGA提供直流电流？VCC如何直接连接到线圈的一端，而不会油炸ATMEGA？ Q1的作用是什么？ 什么是WB2组件？ 哪些ATMEGA引脚用于通信？我怎样才能（用示波器）“监听”他们并发现通信协议？ AVCC和AREF在图中的接线方式如何？ 如何轻松找到电容器和齐纳二极管的值？ 谢谢！ 链接：有关Reddit的持续讨论

8 atmega  inductor  decoupling-capacitor  coupling  decoupling 

参见此图，该图提供了四个选项来放置去耦电容器： （来自http://www.learnemc.com/tutorials/Decoupling/decoupling01.html） 我会说选项（d）不好-我建议有人将电容器放在V DD而不是V SS附近。这是正确的吗？（c）同样。 通常：放置去耦电容器的最佳位置是什么？在哪里影响最大？而且，更重要的是，为什么？我想要一个理论上的解释。

8 pcb  capacitor  pcb-design  decoupling-capacitor  decoupling