Questions tagged «pcb-design»

下图是一个典型的32.768kHz晶体，通常在实时时钟电路中使用（例如：DS1307和DS1337） 关于此处发布的一个较早的问题，优良作法是将接地层置于晶体下方。但是，是否也必须将水晶的身体/外壳接地（就像在这些图片中所做的一样）？如果是的话，如果我们不将案件搁浅怎么办？

17 pcb  pcb-design  crystal  rtc 

我一直在研究Arduino Uno布局，并注意到大约有40个通孔连接顶部和底部的GND多边形。这是带通孔的图片： 这是标准做法吗？我是PCB设计方面的爱好者和新手，但我从未见过。

17 pcb  pcb-design 

如果我上过任何EMI / SI课程，那就是尽可能地减少回路。您可以从一个简单的声明中得出许多EMI / SI准则。 但是，由于没有或从未见过Hyperlynx或任何种类的完整的RF仿真工具...很难想象我需要专注于什么。我的知识也完全是基于书/互联网的知识……不是正式的知识，也不是与专家进行过多讨论的基础，因此我可能会有奇怪的概念或空白。 如我所料，返回信号有两个主要组成部分。第一个是低频（DC-ish）返回信号，该信号通常遵循您所期望的……沿着通过电源网络/平面的最低电阻路径。 第二部分是高频返回信号，它试图跟随接地平面上的信号走线。如果您将四层板上的顶层从顶层切换到底层（信号，接地，电源，信号），按照我的理解，HF返回信号将通过绕道而尝试从接地层跳到电源层通过最近的可用路径（最接近的去耦帽，希望...到HF可能更短）。 我想，如果将这两个分量放在电感中，那么实际上都是一样（近直流电阻才是最重要的，在HF处，较低的电感意味着沿着走线的下方跟踪）..但我更容易想象它们分别作为两种不同的模式来处理。 如果到目前为止我还好，那如何在具有两个相邻平面的内部信号层上工作？ 我有一个6层板（信号，接地，电源，信号，接地，信号）。每个信号层都有一个完整的相邻接地层（显然，通孔/孔除外）。中间信号层也具有相邻的电源平面。电源平面分为几个区域。我试图将其保持在最低水平，但是例如，我的5V分离形式在电路板的外部采用了大而厚的“ C”形。其余大部分为3.3V，在大型BGA的大部分下方为1.8V区域，在其中心附近有一个很小的1.2V区域。 （1）即使我专注于确保信号在接地平面上具有良好的返回路径，我的分离式电源平面也会导致我出现问题吗？（2）低频回路在我的“ C”形5V平面分叉处绕道较大会引起麻烦吗？（我通常认为不...？） 我可以想象两个电感几乎相等的连续平面可能会在两个平面中感应返回电流...但是我的猜测是，电源平面上需要的任何明显弯路都会使返回信号自身严重偏向接地平面。 （3）此外，中间层和底层共享相同的接地平面。这有多大问题？我凭直觉猜想，直接在彼此共享相同的接地回路的走线上的干扰，比在同一层上简单相邻的走线耦合对彼此的干扰更大。我是否需要在那儿加倍努力以确保不会发生这种情况？ 我怀疑可能会有“是的，但是您不能不模拟它就知道”的评论即将来临...让我们假设我是在一般地说。 编辑：哦，我只是想到了什么。横穿电源平面是否会分裂带状线的走线阻抗？我可以看到部分具有两个平面的理想走线阻抗是如何降低的...如果一个平面坏了，那可能是个问题...吗？ 编辑编辑：好的，我已经部分回答了有关在信号层之间共享平面的问题。趋肤效应深度可能主要将信号限制在飞机自己的一侧。（1/2盎司铜= 0.7密耳，@ 50MHz时的趋肤深度为0.4密耳，@ 200MHz时为0.2密耳。因此，超过65MHz的任何东西都应该粘在飞机侧面。我主要担心200MHz DDR2信号，但<65MHz的组件仍然可能是一个问题）

17 pcb  pcb-design  emc  signal-integrity 

在我的原理图中，我有4个SPI器件可连接在一起。我将以高达8MHz的速度运行SPI。我应该考虑安装阻尼电阻器吗？源终端电阻？我应该以星状排列还是以连续方式排列它们？添加过多的通孔会损害信号完整性吗？ 我还必须补充一点，这些设备彼此之间的距离非常近，彼此之间不超过25mm。

17 spi  pcb-design 

我已经看到了许多PCB（主要是高速和RF板），它们在整个板的外围或各个部分（通常带有缝合过孔）中都暴露了铜。 我从来没有完全理解这些目的。我听过一些解释称它们为用于处理电路板的“ ESD环”，但是当有很多单独的周长时，尤其是在内侧时（如下图所示），这对我来说意义不大。这些只是顶部的地面露出了吗？如果是这样，揭露它有什么意义？从EMI的角度来看，无论上述接地孔是否裸露，我都不会觉得有什么不同。 我也听说过，或多或少接受这样的外围镀环，通常将其连接到GND，然后通过安装硬件连接到外壳。 谢谢！

16 pcb  pcb-design  emc  pcb-fabrication 

我正在做第二个USB设计，但是MCU（atemga16u2）上的D + / D-引脚与micro B连接器的顺序不正确。正确路由这些路由的最佳实践是什么？我当前的想法是将atmega旋转180度并在下面布线，但感觉到轨迹很长。 我也可以将其中一根线放到另一根线下，但是我敢肯定，这会弄乱差分对的长度。 该设备不会超过全速运行，因此我可以通过不够完美的路由来摆脱困境。

16 usb  pcb-design  differential  routing  via 

已关闭。这个问题是基于观点的。它当前不接受答案。 想改善这个问题吗？更新问题，以便通过编辑此帖子以事实和引文回答。 4年前关闭。 捕获愚蠢错误和更微妙错误的最佳实践是什么？您是否对每种设计都使用了清单？如果是这样，那上面有什么东西？ 我对制成的PCB感兴趣，就好像一位同事给您提供了原理图和布局，以便在将电路板发送出去进行制造之前进行检查。

16 pcb-design  design  components  schematics  documentation 

在设计PCB时，我经常发现自己必须为电路板上很大一部分组件制作尺寸。这往往非常耗时，因为（至少在Altium中）为奇怪的连接器或芯片（无法通过向导创建的连接器或芯片）确定焊盘图案的尺寸并不容易。似乎使用这些芯片或连接器的任何人都需要占用空间，所以我不明白为什么不提供这些芯片或连接器。例如，现在我正在尝试将USB 3.0 Micro-B连接器放在板上，但是Digikey上的前5个连接器似乎并没有占用空间。我可以访问Altium Live设计内容，但即使这样看来也常常过时了。 我感觉好像有些明显的东西我不见了-否则这个系统似乎效率很低（通常不是这种情况）。有人可以启发我吗？

16 pcb-design  footprint 

在我正在设计的（两层）板上，我有一个相对较大的未使用区域。我正在考虑不只将其两侧都接地，而是要在一侧用Vcc填充，在另一侧接地，以在接地和Vcc之间创建一个小的电容。（当然，我仍然会从常规电容器中添加足够的去耦电容。） 该板并非完全高速（16 MHz微控制器，仅执行数字IO）。我认为很难从可用的电路板面积上产生甚至1 nF的电容。因此，您可以辩称，这种额外的电容并没有太大的区别。但是，是否有任何原因使它实际上不是一个好主意，应该避免？

16 pcb-design  ground-plane 

我的设计中有许多板彼此叠放。我想跨板连接信号。所有这些板都需要通过它们运行相同的10个信号（所有板从上到下），因此稍微简化了一点。 对于这种类型的设计，简单但又便宜的可能解决方案（或零件类型）是什么？ 我可以使用任何类型的连接器（垂直，平行，直角，压配合，基于接触等）或体系结构，因为如果允许这种类型的多板信号通过，这将为我的设计带来极大的便利。 相关要点： 最重要：我希望板子之间的间距小于5毫米。否则，这会使我的总体设计过高。 对于两块板，我的标准选择是使用公母接口组合。但是，在多板情况下，如果我要在每块板的顶部有凹形插座/插座，而在每块板的底部有凸头插头，则重叠会造成焊接/放置问题。 我还考虑了具有较长/延伸的公端的母插座/插座（以便同一插座可以用作母插座和公插座），但是它们相当昂贵。 对于我的基本设计的几个细微变化中的每一个，叠层板的数量都会有所不同，因此，理想情况下，我希望这种方法适用于可变数量的叠层板。 目前的层数是2（两层），但如有必要，我可以将板子做成4层或更大。

16 pcb  pcb-design  connector  design  header 

我正在为模拟感测应用开发PCB。它在PSoC3上使用内部ADC。像往常一样，该应用程序是非常受限（11毫米X21毫米）的空间，所以我不得不让我在其中不会有较大的PCB上完成的PCB布局一些妥协。 该电路板由6v稳压电源供电，并包含两个5v线性稳压器。一个MCP1702为数字电源，以及MIC5205为模拟电源。该开发板正在检测五个A1324霍尔效应传感器。每个霍尔效应输出信号均由100nF + 1k RC滤波器滤波。一个传感器位于PCB本身（右下）。另外4个插入右侧的6针连接器。 该芯片充当SPI从设备，但ADC采样始终在 SPI事务之间进行，因此SPI不应干扰模拟信号。 可悲的是，我仍然在模拟信号上看到一些噪声（12位时约为1.5 LSB），我想知道是否可以做一些其他的事情来改善它。 请在新标签页中打开图片，以更高的分辨率查看图片。 添加： 我使用MCP3208完成的其他PCB设计以及相同的双5v电源，相同的传感器和相同的RC滤波器在12位时都没有产生明显的噪声。 PSoC3上的ADC是delta sigma类型。PSoC的此版本限于12位，但另一个部件号具有16位ADC（尽管采样率较低）。 我确实很在意这种噪音，真的很想将其进一步推向12 ENOB。原因不是精度，而是速度测量。当前，这种噪声水平使得无法在机器人上进行精确的位置和速度控制。 添加： 示意图。抱歉，这有点局促，但是您只能读取值。

16 adc  analog  pcb-design  layout  psoc 

对PCB或其中的至少一部分进行边缘镀覆如何可行？我已经看过了，但是据我了解，在大多数晶圆厂中，仅在电镀后才切割外边缘。这是通常可能的吗？我目前正在开发一种可从中受益的板，因为它可以滑入金属外壳并需要与其连接。

16 pcb  pcb-design  pcb-fabrication  pcb-assembly 

上面显示的三种方式中的哪一种是将两个相邻的SMD焊盘短路在一起的最佳方式，为什么？这些是TSSOP焊盘，如果需要的话，组装过程将实现无铅回流焊。如果有更好的方法，我没有描绘过，也可以随时显示。 我可以想象，就阻抗而言，C是最好的，而A是最差的。但是我不确定C甚至B是否会以某种方式使组装过程复杂化。

16 pcb-design  surface-mount  pcb-assembly 

我想提供1.2V的DSP。该DSP在满载时需要2.6 A的电流。根据此DSP的电气规格，最小电源为1.16V，这意味着电源平面，走线和连接器引起的最大压降不应超过40 mV。 就我而言，我发现很难做到这一点，因为电源与DSP之间的距离约为8000密耳（约20厘米），并且该电源经过两个连接器相加，相加100 mOhms，因此压降为260 mV（100m x 2.6A），不计入平面阻抗。我为我的情况画了一个简单的示意图，如下图所示： 我的问题是： 总距离只有20厘米吗？还是应该加上回程，使实际距离为40厘米？（ 更糟糕 ：（ ） 我该如何解决这个问题？知道信号源和DSP之间的距离不能小于20厘米。我是否应该在DSP旁边添加另一个稳压器？还是生成一个稍大的电压来补偿该压降更好？（还有其他组件需要1.2V电源，并且与DSP的距离不同）。 如何计算平面阻抗，如上图所示为R（Plane）？ ＃编辑1： 关于点1，好的，现在的总距离是40厘米。 我想到了一种降低连接器电阻的解决方案，而连接器电阻是高电阻的主要因素。根据连接器数据表，该引脚的电阻为25 mOhms，我有额外的自由引脚，所以我将使用8引脚传输1.2V，以便现在将其除以8，但是现在的问题是，我不知道不知道该电阻是仅用于引脚还是在配对后的总电阻？匹配后应将其视为串联电阻还是并联电阻？

16 power  pcb  pcb-design  signal-integrity 

（这个问题是我在这里遇到另一个问题的结果。） 我通常对在模拟或数字IC的所有电源引脚附近使用去耦电容器都持谨慎态度。如果可能，我还将在PCB设计中使用电源和接地层。通常，我尝试使用“良好实践”来获得可靠的稳健设计。而且，据我所知，我已经成功了。 问题是，不充分耦合的指标是什么？假设我决定在微控制器或CAN收发器或其他设备的电源引脚上不包括旁路电容。 有一些明显的指示器，例如微控制器自发复位，但肯定还有更细微的问题，我什至可能看不到，或者可能不是由于去耦不足引起的。

16 pcb-design  decoupling-capacitor