Questions tagged «pcb»

PCB是印刷电路板的缩写。PCB是电路组件及其电气连接的载体。

3
PCB外壳公差[关闭]
已关闭。这个问题需要细节或说明。它当前不接受答案。 想改善这个问题吗?添加详细信息并通过编辑此帖子来澄清问题。 2年前关闭。 我可以想象PCB不能装入其外壳或螺钉/孔对未对准的问题。这些类型的问题是否普遍存在,尤其是在廉价的外壳上?我打算使用公差为“ 0.8毫米”的产品。但是,它没有指定此公差的确切位置。

6
PCB设计:两侧的通孔元件?
我正在制造设备,但PCB的尺寸越来越大。我以前从未制作过双面PCB,但现在正在考虑。我在学校焊接了一个,顶部是SMD组件,底部是通孔组件。在两侧插入通孔组件是否不好?我想不出这有什么坏处,但我想确定。这样可以节省很多空间
9 pcb 

5
如何焊接到该板的连接
下面是PCB的图片,其中有一束铜(?)点用于连接。 这些连接称为什么,有人将导线焊接到这些点。 尝试焊接30 AWG导线时,如果是一次性的,似乎可以使用,但是当多个导线彼此相邻时,它似乎太紧了。 也代表什么TB(每个点似乎都命名为TBxx)
9 pcb  soldering 

1
ATmega328去耦帽:它们在正确的位置吗?
我正在使用ATmega328 + NRF24设计PCB布局。我完全知道图像中需要使用去耦电容C1和C2。 我的麻烦是:VCC来自电池(并联0.1 µF)。 您会注意到,VCC与C1(1206陶瓷0.1 µF)交叉,并到达引脚20。从C1 VCC到达另一个去耦电容器(C2,也是1206陶瓷0.1 µF)的引脚7和引脚7。 是对还是我需要将VCC分成两个分支,每个分支“去”一个上限? 解释一下,这是其他布局:

2
PCB上的热EMF(塞贝克效应)
不良的PCB制造工艺/组装以及所使用的焊料类型会导致热EMF(PCB上的塞贝克)问题吗?是否受所用材料类型的影响?例如,电镀质量,过孔,使用不同的金属(例如金,锡,铜等)?
9 pcb  thermal  emf 

2
处理PCB上“倒置” IC引脚的情况
我最近印刷了一块电路板,长话短说,对于两个IC:SOIC8 MAX1771和80引脚HV507,这些焊盘的布局不正确。我将所有打击垫从顶层移到了底层,但忘了翻转侧面。因此,例如,沿着SOIC8焊盘的一侧,连接编号为4-1而不是1-4。我为HV507做了类似的事情。为了更好地解决问题,如果将IC推入电路板,然后将其所有引脚上下颠倒弯曲,则可以正确连接。 我可以重新印制电路板,但是我希望能够对自己的电路板进行测试。也就是说,我很难找到用于HV507的DIP适配器。是否有不涉及大量新材料的反向IC引线的解决方法?


2
4层PCB堆叠-(信号,信号,电源,地)
我已经为一个项目开发了一块板,而打算将其组装在可插拔模块中的公司刚刚问了我一个奇怪的修改。 当前它是一个4层板:顶部信号,接地,电源,底部信号。很标准。 他们要我将接地层与底部信号层交换。这样,他们可以轻松地将机械外壳(具有较大散热片)与带有薄石墨层的接地层接触。它们旨在改善某些关键组件的散热,这些关键组件已经通过组件裸露焊盘与接地层接触。 我试图弄清楚这是否是个坏主意。这是我的注意事项: 板上路由的信号最多不是HF,最大10MHz,并且板上没有方波时钟。 某些信号的最快边沿建立时间只有几微米,并通过不同板子的连接器进入,因此它们可能已经被连接器寄生电容过滤掉了。 对于返回路径,使参考层远离信号层似乎是个坏主意。更好的堆栈可能是:(顶部信号,电源,信号,地线)。 另一方面,增加那些关键组件(一些非常低噪声的TIA)与参考平面的距离会减小寄生输入电容(当前约为0.5pF),从而降低TIA配置的输出噪声。 你的偏见是什么? 您的评论的一些答案: 是否可以仅在底层添加多边形浇筑物? 可能是,但是一个区域中有一堆无法重新路由的信号。由于石墨是导电的,因此我只能依靠阻焊层来避免短路,过孔的隔离可能是个问题(我不能使用帐篷式过孔)。 信号层是否被地面淹没? 目前没有。主要是为了减少TIA对地的输入电容,但是我确实可以填充一些区域。 高温组件能否移到PCB的底部? 不可以,由于其他组装和布线限制,它们必须位于顶层。 他们实际上在乎电源层在哪里,还是只希望底部接地? 他们只是要求地面是底部。这就是为什么我考虑了备用堆栈(顶部信号,电源,信号,地线)的原因。 石墨是导电的。如果您的通孔没有完全拉紧/填充,您将面临整个问题。 我也很担心。此外,如果我没有从信号迹线中完全清除该区域,那我只是依靠阻焊层提供的隔离,这很容易被划伤。
9 pcb  ground  emc  pcb-layers 


1
在两层板上使用去耦电容器优化信号返回路径
我正在设计一个非常复杂的两层板-我真的应该选择4层板,但这不是重点。我已经完成了元件的放置和布线,并且正在完成画龙点睛的工作,例如确保接地层覆盖了大部分电路板,并且缝合良好(也称为接地网格)。 在某些区域,我在接地平面上布置了信号走线(例如SPI),然后是电源走线(14V),然后是另一个接地平面。我无法移开该电源走线,因此我想我可以通过在电源走线和接地层之间的信号走线正下方放置一些去耦电容器(100nF)来让信号返回电流流过它。 这是我在想什么的图像: 这是减小信号环路面积并控制EMI的好主意吗?


4
是否总是有可能通过使电路板更大来减少PCB上的层数
我看到2层PCB的原型制造确实很便宜。4层PCB的价格几乎高出4倍。我有一个使用DDR3 RAM的设计,需要匹配走线长度。但是,我还需要降低成本。我观察到,与4层PCB相比,采用更大的2层PCB更经济。如果我使用2层PCB而不是4层PCB,尽管走线长度更长,设计是否可行? 为什么4层PCB与2层相比如此昂贵?从2-4层起价差大吗?我想知道为什么 ?当具有RAM时,大多数商业设计似乎使用4层。但是他们能够以如此便宜的价格出售。我知道批量生产确实有帮助,但是PCB成本实际上降低了多少b?有人说少量制造4层PCB是4 $吗?数量达到100时,多少钱?

2
“ Gerber”的发音
“ Gerber”如何发音?我所说的“ gerber”是指为PCB制造而生成的文件的类型/类别。我可以想象第一个“ g”的发音是“ girl”中的“ g”,或者是“ jerk”中的“ j”。
9 pcb 


3
高侧开关(大电流)的PCB布局
我正在为两个高端开关设计PCB布局。您可以在下面看到我当前布局的图片。 未来PCB的铜重量可能为2 oz /ft²(双面)。我使用两个p沟道MOSFET(IPB180P04P4)。我希望右侧的MOSFET为10安培(我选择非常接近最小占位面积,Pd约为0.2 W),而MOSFET则为15安培(U2,峰值为30安培,Pd约为0.45 W,最大1.8 W)在左侧(U1,8平方厘米的铜)。 IC1是电流传感器。 接线端子(U15,U16)属于以下类型:Digikey上的WM4670-ND。 为了在这种类型的PCB上吸收这么大的电流,一位在线计算器告诉我,我需要20毫米的走线。为了节省空间,我决定将这条大迹线分成两条迹线(一条在顶部,一条在底部)。我将两条走线都用过孔图案连接(在2x2mm²的网格上,钻孔尺寸为0.5 mm)。我没有这种布局的经验,所以我看了看其他电路板,然后选择了一个对我来说似乎很公平的尺寸。这是通过模式正确的方法吗? 在MOSFET下,我使用相同的图案,但钻头尺寸较小,为0.3 mm,以形成热结。如此大小的焊料会更好地流动吗?到目前为止,没有一个通孔被填满... 我还考虑在这些走线上没有任何阻焊层,那就是在铜上施加一些阻焊剂。 我还担心MOSFET的焊盘。我没有选择不用铜覆盖它们。我以为设备可以通过这种方式自动居中,但这可能会增加阻力... 请随时评论布局! 谢谢 ! 编辑1 我略微改进了设计。我在MOSFET的散热垫下添加了更多的过孔。MOSFET下有一些裸铜(如果将来我想增加一个散热片)。 请随意发表评论 !先感谢您 ! 编辑2 此设计的新更新。我增加了MOSFET引线周围的铜面积。那应该降低这些走线的电阻。 我在顶层和底层之间添加了更多的过孔,以改善这些层中的电流分布。 我问制造商是否可以在设备下面插入通孔以改善散热。他告诉我那是持久的。 我认为我不会改变其他任何事情。这是我最好的猜测,因此如果没人有任何评论,我可以尝试一下。

By using our site, you acknowledge that you have read and understand our Cookie Policy and Privacy Policy.
Licensed under cc by-sa 3.0 with attribution required.