3 什么时候可以将连接器改为SMT而不是TH？ 许多带有SMT组件的电路板上都有TH连接器，用于接头和电源连接器。以标准的桶形电源插孔为例： TH： SMT： 设计电路板时，如何确定连接器是否可以是SMT？ 10 pcb pcb-design pcb-assembly
3 为什么PCB总是有偶数层？ 查看许多在线PCB晶圆厂，在确定电路板并上传Gerber时，通常会选择电路板应具有的层数。始终，选项始终是两个的倍数。 为什么会这样？虽然如果您有三层，则将地平面丢进去并不是什么大问题，但是始终坚持偶数的背后原因是什么？ 10 pcb pcb-design pcb-fabrication
3 无法识别的IC封装样式 我正在一个项目中实施NXP TDA19988 HDMI发送器IC，目前正在PCB设计阶段。我正在构建组件库，当我遇到这一部分时，我不确定该如何进行。我熟悉标准的64引脚QFN。但是，除了正常的电气连接之外，这似乎在底部还有其他“垫”： 除非我忽略了它，否则它们似乎没有在数据表中提及。这些仅仅是IC底部的接地层/焊盘的延伸吗？我的怀疑是，它们充当通向电焊盘以提供受控阻抗的内部键合线的参考平面，在这种情况下，我假设我需要将其接地。这些包装是否应遵循特定的用地格局？我拥有的焊盘图案是SOT804-2（与我真正想要的SOT804-4相比），可以在本文档的第3页上找到： https://www.nxp.com/docs/zh-CN/package-information/SOT804-2.pdf 编辑： 由于显然我对我的问题还不够清楚，因此这里的内容简洁明了： 在哪里可以找到用于该器件的SOT802-4 64引脚HVQFN封装的推荐焊盘图案？ 9 pcb pcb-design footprint
3 用于2.4GHz的50欧姆射频走线的设计…双层FR-4 PCB 我将在新项目中使用2.4GHz收发器。PCB材料为FR-4，厚度为1.6mm，连接器为SMA。我的疑问是应该具有50欧姆阻抗的RF走线。使用AppCAD 4.0，输入下面显示的参数，从RF迹线到GND的Width = 45mils和Gap = 8 mils，我得到了50欧姆的结果。我在在线计算器上也得到了几乎相同的结果。这种组合（45/8密耳）对您来说合适吗？ 我还能做些什么来改善布局？问候。 透明视图： 编辑：这是我的最终布局... 编辑：较新... 9 rf pcb-design layout wifi
3 为什么在顶层将浇筑物彼此隔离？ 我正在阅读TI关于LM3409评估板的应用笔记。在电路板布局（图3）中，最底层是单个GND浇注层。 但是顶层也有一些铜粉倒入地面，例如LED-，C5，D1和C1。 我不明白的是：由于它们都是同一网，为什么它们都不在顶层相互连接？ 9 pcb-design routing copper-pour
2 nRF2401的PCB天线设计 我正在将nRF24L01 +芯片集成到我正在设计的PCB中，但是对于最佳的PCB天线设计我有些困惑。在芯片的数据表中，他们指定了如下天线： 但是，您可以使用此芯片购买的所有板子均采用不同的设计： 设计是完全不同的。它不仅具有不同的形状，而且还具有带通孔的额外存根轨道。 他们这样做的原因是什么？它是更有效的天线，还是仅占用更少的PCB空间？ 如果是出色的设计，我该如何创建自己的设计？我是否只是画一条看起来大致相似的摆动线，还是必须精确确定尺寸才能使其正常工作？ 9 rf pcb-design pcb-antenna
2 有没有办法在Eagle中仅在PCB深度的一半处钻一个孔？ 我需要焊接一个通孔ZigBee，就像它是SMD零件一样。 评估板的另一侧是触摸板，因此其上不应有任何焊料或组件。 我认为最好能制造镀半钻（一侧钻）的孔。 有没有办法在Eagle中创建这样的孔？ 就像这张照片： 9 pcb-design eagle pcb-fabrication
3 硅胶键盘设计问题 我的设备使用硅胶键盘来检测按键，而不是物理按钮。 设置后，即使不向键盘施加太大的压力，它也能平稳运行。 但是，过了一会儿（例如2个月），您将需要在键盘上施加很大的压力，然后才能检测到钥匙。这样会持续一会儿，然后无法再次检测到按键。 因此，我们用“甲基化的精神”打开并清洁PCB键盘迹线。它可以像新的一样工作。有时，我们会在键盘PCB迹线上看到黑色残留物，似乎是从硅胶键盘的导体上脱落的。我们将其清除，一切恢复正常。 我的问题是如何避免这个问题。 9 pcb-design keypad
1 在两层板上使用去耦电容器优化信号返回路径 我正在设计一个非常复杂的两层板-我真的应该选择4层板，但这不是重点。我已经完成了元件的放置和布线，并且正在完成画龙点睛的工作，例如确保接地层覆盖了大部分电路板，并且缝合良好（也称为接地网格）。 在某些区域，我在接地平面上布置了信号走线（例如SPI），然后是电源走线（14V），然后是另一个接地平面。我无法移开该电源走线，因此我想我可以通过在电源走线和接地层之间的信号走线正下方放置一些去耦电容器（100nF）来让信号返回电流流过它。 这是我在想什么的图像： 这是减小信号环路面积并控制EMI的好主意吗？ 9 pcb pcb-design signal emc routing
1 为什么此PCB中的变压器周围有插槽？ 不久前，我拆开了一台办公室打印机，这是其中一个供电PCB的照片： （请注意，我已经从PCB上卸下了一些组件）。 变压器周围的PCB中的插槽是什么原因？ 9 pcb-design
2 如何改善这种布局？（具有离散磁性和POE的千兆以太网） 回答： 布局没有什么大不了，事实证明，当与我们使用的PHY IC配对时，以太网变压器的插入损耗超出规范0.2dB。 题 千兆以太网的PCB布线是否有明显的错误？ 千兆以太网具有许多设计约束，由于PCB上组件的布局，有时无法遵循所有设计规则。执行千兆速度并馈入POE电源需要此设计。 它还必须通过FCC EMC / EMI和ESD测试。 我已经阅读了几乎所有可用的应用笔记（TI，Intel..etc）。据我所知，我已尽我所能地跟随他们。迹线以差分对的形式布线，并具有最佳的间距以防止串扰。每段最少使用2个通孔/桩。它们尽可能地对称，并且后磁对每对都匹配在1.25mm之内，预磁对它们在2mm之内匹配。走线在最底层布线，以避免跨越多个电源平面作为参考。 但是，这种设计提出了一些挑战，我对此缺乏经验，无法评估。即，您何时选择违反设计规则，以及在多大程度上可以摆脱设计规则。 特别 RJ45和Magnetics必须原样放置。从RJ45到Magnetics的走线长度匹配在2mm以内，并且全部以差分对的形式放置。但是，这有点混乱-这会导致GBE性能出现问题吗？ 由于限制因素，磁性元件下面有两个中心抽头走线（对于POE）-这会成为EMI问题吗？（应用笔记建议避免在磁性材料下方的区域） 后期磁学有两个要警惕的特性-晶体振荡器和变压器（在切口中），这可能会增加信号的噪声，如何避免这种情况？ PHY端的VIA / Stub是否以可接受的方式布置？ 我缺少此布局的明显缺陷吗？ 9 pcb-design ethernet layout magnetics routing
4 是否总是有可能通过使电路板更大来减少PCB上的层数 我看到2层PCB的原型制造确实很便宜。4层PCB的价格几乎高出4倍。我有一个使用DDR3 RAM的设计，需要匹配走线长度。但是，我还需要降低成本。我观察到，与4层PCB相比，采用更大的2层PCB更经济。如果我使用2层PCB而不是4层PCB，尽管走线长度更长，设计是否可行？ 为什么4层PCB与2层相比如此昂贵？从2-4层起价差大吗？我想知道为什么 ？当具有RAM时，大多数商业设计似乎使用4层。但是他们能够以如此便宜的价格出售。我知道批量生产确实有帮助，但是PCB成本实际上降低了多少b？有人说少量制造4层PCB是4 $吗？数量达到100时，多少钱？ 9 pcb pcb-design pcb-fabrication pcb-layers
2 隔离空间上的气隙 下图属于PSU。我不知道在8 mm隔离板上放置气隙的原因是什么。是提高隔离度还是提供散热（尽管红色圆圈内没有组件）？ 9 pcb pcb-design pcb-fabrication
5 原理图与PCB设计 我听说过原理图和PCB设计既可以互换使用，又可以区别使用。这些是相同的，还是代表不同的蓝图？如果是后者，它们之间有什么区别，它们传达的是什么不同类型的信息？ 例如，以这个Arduino示例为例：它分别显示了Schematic和Board的图表。 9 pcb-design schematics