STM32 MCU PCB布局审查（晶体，去耦和ADC）
介绍： 我是第一次设计一种业余电子设备，使用STM32来控制烙铁头。我阅读了许多PCB布局文件，并从该论坛中获得了许多信息。这是我的第一个结果，我将让该设计由PCB制造商制造。 由于这是我的第一次尝试，因此在将设计发送到工厂之前，我想请一些建议来检查我是否做错了。 该PCB将是双层PCB。 组件将要手工焊接。 我正在设计EAGLE教育版的PCB。（仅限2层） 晶体布局： 从这份文件中我学到了： 在底层有一个GND岛，在顶层有一个保护环以保护OSC信号。 隔离的接地岛应连接到最近的MCU接地。 保护环应通过通孔缝合到接地岛上。 信号不应穿过隔离的地面区域。 OSC的信号路径应尽可能对称。 OSC的信号路径应尽可能短。 负载C的返回路径通过通向地岛 我的OSC在8 Mhz中运行；负载C为18 pF。 我希望我能正确理解规则，并在业余爱好板的范围内正确布局。 功率和去耦C： 我正在使用0603上限。我想使接地平面尽可能完整，所以我不希望信号走线到达底层。但是我也不能将去耦C保留在顶层。这就是为什么我将去耦C移到底层。如果可以提供任何想法，可以在顶层进行走线和去耦C，将非常感激。 我得到的规则是： 去耦电容C应尽可能靠近VDD / VSS对放置。 电源首先通过去耦C，然后到达VDD / VSS引脚 MCU具有本地+ 3V3和GND。它们是从单一点进料的。 保持平面图不被切割。 对于VDDA，需要一个铁氧体磁珠。 如果需要多个C，则将较小的C放置在靠近VDD / VSS对的位置。 请问我的布局是否合理。 ADC信号： 对于我的应用，需要一个热电偶信号，该信号位于烙铁头中。尖端的内部有一个加热电阻和一个热电偶，并且热电偶和热电阻共享一条共用的返回路径。在未施加加热器电压的时间段内测量热电偶电压。 我正在使用一个非常简单的同相运算放大器来放大信号。我担心的是： 发热元件的返回电流是否会对单片机产生较大的干扰。（由于仅当没有加热器电流流动时才测量热电偶电压，因此电流影响运算放大器并不重要） 像我在设计中所做的那样，将运算放大器VSS直接连接到接地层还是将其连接到热电偶（-）更好？还是其他选择？ 示意图： 我正在使用STM32F103C8T6。根据数据手册，VDD / VSS对为.1uF和2x 10uF。对于快速信号，我放置了电阻以提高边沿抑制能力。放置了一个帽，用于过滤复位线。我正在使用SWIO通过SDO跟踪调试端口。 以下部分是我当前的PCB设计： -示意图： -最佳： 虚线是用于分离VDD引脚和+ …