Questions tagged «fpga»

已锁定。该问题及其答案被锁定，因为该问题是题外话，但具有历史意义。它目前不接受新的答案或互动。 我需要在10 kHz的8条模拟线上进行数字信号处理。这是一项艰巨的任务，我一直认为FPGA可能是正确的方法。我目前正在研究Xilinx的开发套件，由于我没有FPGA的经验，所以我很难知道如何选择合适的芯片。我想象使用一个开发套件，然后使用I / O引脚扩展它以连接到8通道A / D芯片和8通道D / A芯片。 使用Spartan，Virtex，Altera等有什么区别？我什至不知道如何估算我需要多少个门。有什么经验法则吗？如何确保时钟速度足够快（取决于加和乘次数）。在FPGA上执行浮点处理是否很困难，我应该坚持定点数学吗？最好的入门方法是什么？ 我需要使用Linux可以编程的解决方案。Xilinx提供了此功能，但我不确定有什么限制。

17 kits  development  fpga  xilinx 

我目前正在“研究” FPGA，它们可以做什么，如何做等。 在多个地方（例如在这里），我看到了使用FPGA实现一个简单微控制器的项目。 所以我的问题是： 我想知道，进行这种实现的目的是什么？为什么要使用在FPGA中实现的微控制器而不是板上的微控制器？有什么好处？也许还有缺点？

16 microcontroller  fpga  design 

我是一名EE学生，并且可以用比我的手指更多的语言编写[至少简单]的程序。我刚刚开始学习VHDL，我想知道真正了解该语言和相关工具的项目是什么？我遇到一个麻烦，因为对我来说这是一种完全不同的编程风格。 我做了一些简单的事情，例如加法器，但是我正在寻找一个更长期（例如一个月左右）的项目。 如果需要，我有Xilinx Webpack和Digilent Spartan3开发板。

16 fpga  xilinx  vhdl 

这涉及重量确实很小的硬件，因为（胖猫大小，3个自由度的6条腿的步行机器人）应该随身携带它。由于这种走法，它需要做大量的三角函数（是否使用矩阵数学，我不确定），这就是这个问题的出处。 PIC，Arduino或廉价的AVR的速度不足以每秒计算100次所有数据，并牢记诸如惯性和避障甚至是蛮力路径/步态之类的东西。 计划A是将大脑运送到机器人上。 无论是微处理器，微型ITX，nettop还是其他产品；什么是快速执行三角函数/矩阵数学的有效硬件？ 我在网上搜索，期望找到专门用于此的AVR，x86或ARM微控制器，但没有运气。 计划B是通过WiFi连接一台x86机器来完成繁重的工作。也非常适合制作原型，但是我希望在硬件小型化时最终将其迁移到计划A。但是即使如此，什么台式机CPU可以最快地执行三角函数？ 计划C是分配负载，并为每条线路配备一个省电的微控制器/内核，尽管由于很多原因，这并不是最佳解决方案，但我喜欢它的可扩展性。 我尚未确定所使用的语言和/或库，但更喜欢Pascal和C ++。 （欢迎提出更适合的标签的建议，我是新来的）

15 microcontroller  fpga  robotics  performance 

从理论上讲，FPGA可以将配置映像写入外部存储器，然后从存储器中加载配置映像以重新配置自身。这将是“非动态”重新配置。 FPGA是否具有动态重新连接其逻辑结构的能力？确实，尽管可以修改触发器的值，但我还没有听说过动态重新配置构成逻辑结构的查找表和内部布线的情况。 FPGA内部逻辑（存储器除外）是否可以动态修改？如果没有，为什么不呢？

15 fpga 

在PC上接收和记录数十个fm广播（公共信息，例如新闻，音乐等）的便宜方法是什么？这样的无线电使用90.4 MHz或102.7 MHz之类的频率，发送立体声（有时带有数字文本子信道）。 如果要记录数十个无线电，则需要覆盖数十兆赫的频谱。 第一种方法是购买两到三打普通的无线电接收器，然后尝试将它们全部连接到PC（例如，使用半打多通道外部USB声卡）。我认为这不是很便宜。 第二种方法是构建单个无线电，它将88-105 MHz的整个频段下采样为3-20 MHz，然后将其馈入高速ADC，并对每个电台进行软件检测。 第二种方法可行吗？便宜的？它要花多少钱？ 如果我不具备制作PCB以及使用ADC和FPGA的技能，可以使用什么硬件？

15 fpga  adc  radio  fm  sdr 

我使用fpgas已有多年，并且一直对电路的每个部分（需要它）使用同步复位。它有助于电路在给定的时钟周期内全局复位。 但是，有人告诉我，在ASIC电路中，人们倾向于在各处使用异步复位。我想知道为什么，以及某些fpga设计是否也是如此。我很想听听专业意见。 谢谢

15 fpga  reset  asic 

我打算购买FPGA开发套件，并且已经浏览了Xilinx和Digilent网站。两者似乎都有良好的开发套件。 我以前从未使用过FPGA，但是有一些使用微控制器的经验。 我看到入门级Spartan 6板在价格上与Spartan 3A / AN板相当。我没有比较功能。 根据您的经验，您会建议使用哪种开发工具包Spartan3A / AN或Spartan6？

15 fpga  kits  development 

我只是进入FPGA，如果我理解正确的话，就是使用代码将逻辑门连接在一起。因此，如果我在Verilog中设计CPU，它应该将一些逻辑门连接在一起并可以工作，但是我如何知道我的DIY CPU可以运行多快？它取决于什么？

14 fpga  cpu  homebrew-cpu 

这是我对NPN BJT（双极结型晶体管）的了解： 基极-发射极电流在集电极-发射极处被放大了HFE倍，因此 Ice = Ibe * HFE Vbe是基极-发射极之间的电压，并且与任何二极管一样，通常约为0.65V。不过，我不记得了Vec。 如果Vbe低于最小阈值，则晶体管断开，并且没有电流通过其任何触点。（好的，也许有几微安的泄漏电流，但这无关紧要） 但是我仍然有一些问题： 晶体管饱和时如何工作？ 除了Vbe低于阈值以外，是否可以在某些条件下使晶体管处于打开状态？ 此外，请随时指出（在答案中）我在这个问题上犯的任何错误。 相关问题： 我不在乎晶体管如何工作，如何使它工作？

14 transistors  bjt  physics  saturation  camera  detection  arduino  power  electromagnetism  inductive  design  digital-logic  vhdl  led  spectrum-analyzer  soldering  dc-motor  glue  voltage  diodes  high-voltage  rectifier  dsp  arduino  microcontroller  digital-logic  mbed  fpga  xilinx  vhdl  spartan  pcb-design  esd  integrated-circuit  function-generator  stepper-motor  ratings  capacitor  resistors  surface-mount  dsp  power-supply  resistance  inductive  arm  compiler  keil  linux  simulation  communication  filter  digital-logic  signal  rectifier  transformer  frequency  generator  counter  verilog  fpga  arduino  serial  computers  audio  fpga  verilog  spartan  legal 

已锁定。目前，有关该问题内容的解决存在争议。它目前不接受新的答案或互动。 对于我想要的效果，我只发现了很少的体积显示。它们可以通过两个特性分为两个独立的组：旋转屏幕或移动屏幕，以及在屏幕上投影了高刷新率投影仪或高刷新率旋转显示的移动屏幕。 编辑：我现在得出的结论是，基于投影的旋转屏幕将起作用，而显示/ LED阵列将不起作用。除非最终被告知我是否可以以几千赫兹的频率运行LCD /其他显示器，否则将控制器放在一边。LED阵列的分辨率太低，无法达到我的目标（投射600x600像素的DMD芯片很好，对于这种旋转和低分辨率而言，128x128 led的体积很大）。 “扫频运动投影屏幕”似乎是最有前途的。 视频更有趣：https： //www.youtube.com/watch？v = 9af-aX-UDDM https://www.youtube.com/watch?v=_-joRBvI0po https://www.youtube.com/watch?v=G10bzatpuFc 如果您希望音量的24 Hz刷新率（3d帧），则可以将2d屏幕旋转24 * 180次。每秒超过4000帧。180是体积显示所具有的“切片”（2d显示）的数量。每1度一个。180，因为需要2D显示器旋转180度才能创建360度的体积： 找出如何控制900 RPM的电动机非常容易，每秒可显示4000帧……不那么多。从我在互联网上找到的各种文章中，我现在只有一个基本的想法，即如何构建真实的体积显示。我将链接到下面的相关网站。每个投影1位单色抖动图像之前，已使用3个DMD / DLP芯片（用于R，G，B）。 1）观点。在其中，“高速投影仪”以24 Hz的速度在旋转屏幕（以730 rpm旋转）上投影198 768x768像素“切片”。 该投影仪是“基于5kHz MEMS”的。 一组三个数字微镜设备，基于微机电系统（MEMS）的空间光调制器（得克萨斯州普莱诺的德州仪器公司）以大约6000幅图像/秒的速度投射切片。 关于其工作原理的非常简化的图示： 2） “斜面镜”类型：http : //gl.ict.usc.edu/Research/3ddisplay/ 简化图示：https : //i.imgur.com/2ITO7ta.gif 虽然我已经找到了此类MEMS（DMD芯片），但实际上还没有现成的价格可承受的电路板来控制它们。TI及其合作伙伴仅向视频投影仪制造商，3d打印公司及类似公司出售电路板，因此，它们的工作以及大学生或业余爱好者所能负担的价格极其昂贵。有吗 http://www.ti.com/tool/dlplcr4500evm http://www.ti.com/tool/dlpd4x00kit 3） http://masters.robbietilton.com/volumetric-display.html 最后一个项目特别有趣，因为它使用的是德州仪器（TI）相对便宜的$ 600 1440 Hz投影仪。但是我无法联系作者。我对他的项目是否成功感到有些疑问和怀疑（没有最终的视频证明它可行）。因为1440 Hz似乎太慢了，所以每个音量只允许12 fps和120切片，我不确定在这种情况下视觉持久性是否会起作用并且120切片而不是180切片会提供令人信服的音量。 也许其他投影技术还有更好的选择？我找不到LCD投影的任何提法。 将单色视频数据发送到现成的视频投影仪，或者修改这种投影仪以使其代替德州仪器出售的这些昂贵的“评估模块”那样工作，该怎么办？ 因此，总结一下我所有的问题： …

13 fpga  lcd  texas-instruments  mems 

高速比较器非常昂贵，FPGA擅长于速度。另一方面，FPGA（在我的情况下为XC3S400）在每个存储体中都有成对的差分引脚，以比较它们的电压（至少我认为是这样！）。它们还具有可作为比较器的单端标准的Vref。 我想知道我是否可以将这些差分I / O对引脚用作比较器-如果可以的话-我该如何做（我应该连接vref并使用单端标准还是将两个电压简单地连接至差分I / O引脚？） 版：我尝试过，效果很好！

13 fpga  xilinx  comparator  differential  voltage-reference 

我刚刚说过在新项目中使用Vivado，并且希望将项目文件放在SVN下。 Vivado似乎在项目名称下创建了所有项目文件（例如proj1）： /<path to the project>/proj1/ proj1.xpr proj1.srcs/ constrs_1/ new/ const1.xdc proj1.runs/ proj1.data/ proj1.cache/ 我的问题是除XDC和XPR文件外，我还需要把哪些文件放在SVN下？

13 fpga  xilinx 

受问题的启发，我想问一下内置了哪些具有CPLD或类似FPGA功能的微控制器？最有趣的是低成本的友好包装（非BGA）。CPLD / FPGA部分应足够大，以允许实现相当复杂的状态机（10+个状态），相当大的逻辑功能（10+个输入），相当大的计数器和移位寄存器（8个以上的位），并能够以数十个时钟运行兆赫频率。用于可编程逻辑功能的设计输入的首选方法应该是基于HDL（Verilog或VHDL）。 到目前为止，我发现了两个示例： 1）来自Atmel的FPSLIC 2）来自赛普拉斯的PSOC3和PSOC5（除样品量外，其他均不可用）

13 microcontroller  fpga 

我有一个特别大的信号处理转换，需要从matlab移植到VHDL。它绝对需要某种资源共享。经过一点计算，我得出以下结论： 512英尺64点 41210乘法加法运算 考虑到最大的Virtex 6 FPGA具有约2000个DSP48E块，我知道我可以共享资源以便多次重复使用资源。执行时间并不是真正的问题，就FPGA而言，处理时间可能会花费相对较长的时间。 查看资源使用情况，使用radix-2 lite架构可获得4dsp块/ FFT操作= 2048个DSP块，总计约43k。最大的Virtex FPGA具有2k块，或20个操作/复用器。 显然，将如此大的多路复用器包括到织物中也将占用很多片。在哪里可以找到该限制的上限？我无法无限地共享FPGA资源。41210乘数是否太大？我如何计算太大的东西？ 我还查看了其他资源（切片，布拉姆斯等）。Radix-2 Lite还提供4 x 18k brams / fft = 2048 brams，最大的Xilinx FPGA包含2128 Brams。非常临界。我担心我的设计太大了。 更新： 有关设计本身的更多信息。我无法详细介绍，但是我可以提供以下内容： Initial conditions -> 512 ffts -> 40k multipliers ---------|----> output data to host ^------re-calculate initial conditions----| 输出数据速率规范：“比Matlab模拟更快” 明智的计算，这就是我的位置： FFT阶段：简单。我可以实现1/2/4/8 FFT，将结果存储在SDRAM中，然后再访问。相对较小，即使花费很长时间也没关系。使用radix-2 lite，我可以获得2个DSP48E和2个18k BRAMS / FFT。流提供6个DSP48E …

13 fpga  vhdl  xilinx